[發明專利]用于平衡接口速率的緩沖存儲電路無效
| 申請號： | 201310233493.9 | 申請日： | 2013-06-14 |
| 公開（公告）號： | CN103294631A | 公開（公告）日： | 2013-09-11 |
| 發明（設計）人： | 康清華 | 申請（專利權）人： | 成都思邁科技發展有限責任公司 |
| 主分類號： | G06F13/38 | 分類號： | G06F13/38;G11C7/10 |
| 代理公司： | 暫無信息 | 代理人： | 暫無信息 |
| 地址： | 610000 四川省成都*** | 國省代碼： | 四川;51 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 用于 平衡 接口 速率 緩沖 存儲 電路 | ||
【權利要求書】：
1.用于平衡接口速率的緩沖存儲電路，其特征在于：包括緩沖存儲器，所述的緩沖存儲器上設置有若干個數據線接口、多個電源接口、多個接地端和處理器時鐘CLK，多個電源接口均接入3.3V電源，多個接地端均接地，處理器時鐘CLK上連接有電阻R1，若干個數據線接口接入數據；所述的緩沖存儲器上的時鐘校驗端口CKE接電源。
2.根據權利要求1所述的用于平衡接口速率的緩沖存儲電路，其特征在于：所述的緩沖存儲器上的NC/RFU端口和NC端口均懸空，緩沖存儲器上的BA端口接地。
3.根據權利要求1所述的用于平衡接口速率的緩沖存儲電路，其特征在于：所述的緩沖存儲器上的端口LDQM與端口SUDQM連接。
4.根據權利要求1-3任意一項所述的用于平衡接口速率的緩沖存儲電路，其特征在于：所述的緩沖存儲器上的/WE端口、/CAS端口、/RAS端口和/CS端口依次連接在SUDQM端口、SWE端口、SCAS端口、SRAS端口和SCSN端口上。
5.根據權利要求1所述的用于平衡接口速率的緩沖存儲電路，其特征在于:所述的緩沖存儲器型號為K4S161622H。
6.根據權利要求1所述的用于平衡接口速率的緩沖存儲電路，其特征在于：所述的電阻R1為33歐。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于成都思邁科技發展有限責任公司，未經成都思邁科技發展有限責任公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310233493.9/1.html，轉載請聲明來源鉆瓜專利網。
