[發明專利]控制電路、控制電路的控制方法和成像裝置

無效

• 申請號: 201310230756.0
• 申請日: 2013-06-09
• 公開（公告）號: CN103516991A
• 公開（公告）日: 2014-01-15
• 發明（設計）人: 桑添泰嘉
• 申請（專利權）人: 索尼公司
• 主分類號: H04N5/235
• 分類號: H04N5/235
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 王莉莉

1.一種控制電路，包括：

水平同步時鐘計數單元，對用于指示沿以二維柵格形狀排列的像素組的水平方向開始掃描像素的定時的水平同步時鐘信號的時鐘周期的數量進行計數，以用作水平同步時鐘計數值；

高頻時鐘計數單元，對具有比水平同步時鐘信號高的頻率的高頻時鐘信號的時鐘周期的數量進行計數，以用作高頻時鐘計數值；和

定時確定單元，在水平同步時鐘計數值和高頻時鐘計數值的基礎上確定開始和結束像素的曝光的定時。

2.如權利要求1所述的控制電路，其中所述高頻時鐘計數單元通過使用水平同步時鐘計數值變為第一開始設置值的時間作為開始點來對高頻時鐘信號的時鐘周期的數量進行計數，并且

其中定時確定單元包括

開始定時確定部分，設置高頻時鐘計數值變為第二開始設置值的時間作為開始曝光的定時；和

結束定時確定部分，在高頻時鐘計數值的基礎上確定結束曝光的定時。

3.如權利要求2所述的控制電路，其中所述高頻時鐘計數單元還通過使用水平同步時鐘計數值變為第一結束設置值的時間作為開始點來對高頻時鐘信號的時鐘周期的數量進行計數，并且

其中結束定時確定部分設置高頻時鐘計數值變為第二結束設置值的時間作為結束曝光的定時。

4.如權利要求3所述的控制電路，其中當水平同步時鐘計數值變為第一結束設置值時，水平同步時鐘計數單元把水平同步時鐘計數值設置為初始值。

5.如權利要求1所述的控制電路，其中所述水平同步時鐘計數單元與用于指示開始像素組的操作的定時的垂直同步時鐘信號同步地把水平同步時鐘計數值設置為初始值。

6.如權利要求1所述的控制電路，還包括：

倍增電路，倍增水平同步時鐘信號的頻率以產生高頻時鐘信號。

7.一種成像裝置，包括：

像素組，以二維柵格形狀排列；

水平同步時鐘計數單元，對用于指示沿像素組的水平方向開始掃描像素的定時的水平同步時鐘信號的時鐘周期的數量進行計數，以用作水平同步時鐘計數值；

高頻時鐘計數單元，對具有比水平同步時鐘信號高的頻率的高頻時鐘信號的時鐘周期的數量進行計數，以用作高頻時鐘計數值；和

定時確定單元，在水平同步時鐘計數值和高頻時鐘計數值的基礎上確定開始和結束像素的曝光的定時。

8.一種曝光控制方法，包括：

由水平同步時鐘計數單元對用于指示沿以二維柵格形狀排列的像素組的水平方向開始掃描像素的定時的水平同步時鐘信號的時鐘周期的數量進行計數，以用作水平同步時鐘計數值；

由高頻時鐘計數單元對具有比水平同步時鐘信號高的頻率的高頻時鐘信號的時鐘周期的數量進行計數，以用作高頻時鐘計數值；以及

由定時確定單元在高頻時鐘計數值的基礎上確定開始和結束像素的曝光的定時。