[發明專利]具有自對準柵的化合物半導體晶體管

有效

• 申請號: 201310217844.7
• 申請日: 2013-06-04
• 公開（公告）號: CN103456781B
• 公開（公告）日: 2017-04-26
• 發明（設計）人: G.庫拉托拉;O.赫貝倫
• 申請（專利權）人: 英飛凌科技奧地利有限公司
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L29/423;H01L21/335;H01L21/28
• 代理公司: 中國專利代理(香港)有限公司72001
• 代理人: 馬永利,李浩

技術領域

本申請涉及一種化合物半導體晶體管，并且更特別地涉及一種具有自對準柵的化合物半導體。

背景技術

以GaN技術制造的常規的HEMT（高電子遷移率晶體管）器件基于：刻蝕柵開口到第一層表面鈍化層中（柵開口最終包括到阻擋層（例如AlGaN）中的柵基凹槽），繼之以沉積可選的柵電介質和柵電極。接著在第二步中電極獨立地從柵基開口中形成圖案。這導致了由工藝和光刻重疊容差所定義的柵基之上的柵電極的重疊。也就是說，常規的GaN HEMT具有T形。柵朝著漏方向的該重疊導致了不想要的大的柵到漏電容Cgd。

通過跳過第一層表面鈍化層，并且直接在GaN HEMT的阻擋層（例如具有GaN蓋的AlGaN）上形成柵電極圖案，可以回避柵到漏電容Cgd的問題。然而，當形成柵圖案是通過等離子體刻蝕完成時，該方法引起阻擋層表面狀況的退化，其中所述等離子體刻蝕被需要以實現短的柵長度，例如＜1μm。該方法還不允許所謂的原位（in-situ）鈍化方案的使用，其中阻擋層被蓋有在外延工具中已經可用的SiN層。在形成柵電極之后的該鈍化層的沉積限制了可用的工藝選項，因為例如LPCVD（低壓化學氣相沉積）氮化物在形成柵金屬電極之后是不可能的。

發明內容

在這里所述的實施例提供了一種具有非T形柵的具有第一層鈍化方案（或者原位鈍化）的化合物半導體晶體管器件。與等同的常規器件相比，該柵結構具有顯著減少的柵到漏電容Cgd。

根據晶體管器件的實施例，器件包括化合物半導體主體，其具有第一表面和在化合物半導體主體中被部署在第一表面之下的二維電荷載流子氣。晶體管器件進一步包括與二維電荷載流子氣接觸的源以及與源間隔開并且與二維電荷載流子氣接觸的漏。第一鈍化層與化合物半導體主體的第一表面接觸，而第二鈍化層被部署在第一鈍化層上。第二鈍化層具有與第一鈍化層不同的刻蝕速率選擇性。柵延伸穿過第二鈍化層到第一鈍化層中。

根據制造晶體管器件的方法的實施例，該方法包括：提供化合物半導體主體，其具有第一表面和在化合物半導體主體中被部署在第一表面之下的二維電荷載流子氣；形成與二維電荷載流子氣接觸的源；形成與源間隔開并且與二維電荷載流子氣接觸的漏；形成與化合物半導體主體的第一表面接觸的第一鈍化層；形成第一鈍化層上的第二鈍化層，所述第二鈍化層具有與第一鈍化層不同的刻蝕速率選擇性；以及形成延伸穿過第二鈍化層到第一鈍化層中的柵。

根據閱讀下面的詳細的描述，并且根據觀察附圖，本領域的技術人員將辨別附加的特征和優點。

附圖說明

圖中的組件不必成比例，代之的是，強調圖示本發明的原理。此外，在圖中，同樣的參考數字表示對應的部分。在圖中：

圖1圖示了化合物半導體晶體管的橫截面視圖；

圖2A至2E圖示了在不同的制造階段期間的圖1的化合物半導體晶體管橫截面視圖；

圖3圖示了根據另一個實施例的化合物半導體晶體管的橫截面視圖；

圖4圖示了根據還有另一個實施例的化合物半導體晶體管的橫截面視圖；

圖5圖示了根據還有另一個實施例的化合物半導體晶體管的橫截面視圖；

圖6A至6F圖示了根據另一個實施例的在不同的制造階段期間的化合物半導體晶體管橫截面視圖；

圖7A和7B圖示了根據還有另一個實施例的在不同的制造階段期間的化合物半導體晶體管橫截面視圖。

具體實施方式

下一步所述的是具有非T形柵的具有第一層鈍化方案（或原位鈍化）的異質結構場效應晶體管（HFET）的實施例。術語HFET通常也被稱為HEMT（高電子遷移率晶體管）、MODFET（調制摻雜FET）、或MESFET（金屬半導體場效應晶體管）。術語化合物半導體晶體管、HFET、HEMT、MESFET和MODFET在這里被可互換地使用來指的是并入具有不同帶隙的兩種材料之間的結（即異質結）作為溝道的場效應晶體管。例如，GaAs可以與AlGaAs組合，GaN可以與AlGaN組合，InGaAs可以與InAlAs組合，GaN可以與InGaN組合等。同樣，晶體管可以具有AlInN/AlN/GaN阻擋/間隔/緩沖層結構。如在這里所使用的術語化合物半導體晶體管也可以指的是使用諸如外延SiC之類的單個外延化合物半導體外延來制造的晶體管。在每個情況下，化合物半導體晶體管的柵結構都具有與等同的常規器件相比顯著減少的柵到漏電容Cgd。