[發明專利]讀出放大器

在審

• 申請號: 201310217369.3
• 申請日: 2013-06-03
• 公開（公告）號: CN103268772A
• 公開（公告）日: 2013-08-28
• 發明（設計）人: 張圣波;楊光軍
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: G11C7/08
• 分類號: G11C7/08
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及一種讀出放大器，特別是涉及一種應用于虛地結構閃存的讀出放大器。

背景技術

圖1為現有技術一種閃存的閃存陣列示意圖。如圖1所示，每個存儲單元如celln包含C、D上下兩個存儲位。當WL(0)＝Vwl、CG(0)＝HV、CG(1)＝0、BL<n-1>＝0、BL<n>＝Vbl時，存儲單元celln中的存儲位D被選中，同時celln中產生電流Icell。存儲單元celln通過位線BL<n>連接至讀出放大器，位線BL<n>中的電流為Isense。理想情況下，Isense＝Icell，當Isense＞Iref時，DOUT＝1，當Isense＜Iref時，DOUT＝0。

圖2為現有技術用于閃存的讀出放大器的結構示意圖。以連接存儲單元celln的讀出放大器為例，如圖2所示，該讀出放大器包括預充電電路20、比較器21以及開關管N1，開關管N1為NMOS管，源極接位線BL<n>，漏極接預充電電路20，預充電電路20包括PMOS管P1、NMOS管N2以及反相器INV1，P1源極接電源電壓，柵極接預充電選通信號PREb，漏極接NMOS管N2漏極，N2柵極通過反相器INV1接至源極，源極接開關管N1漏極，P1漏極接比較器21負輸入端，并通過PMOS管P2接參考電流Iref，比較器21的正輸入端接參考電壓VREF，輸出Dout為存儲位D的存儲值，位線BL<n>的相鄰位線BL<n+1>及BL<n+2>均通過開關管接一預充電電路。當選中存儲位D后，預充電選通信號PREb為低，打開預充電電路20的P1管，N2和反相器INV1的反饋作用使N2的源極輸出固定于某電壓值，選中存儲位D后，開關管N1也是打開的，這樣，預充電電壓會在位線BL<n>上形成預定電壓VBL，因BL<n-1>＝0從而存儲位C飽和導通，電流僅和存儲單元D的存儲信息有關，當Isense＞Iref時，比較器21的負輸入端E節點形成低壓，從而比較器21的輸出DOUT為高電平“1“，相反，當Isense＜Iref時，節點E為高電壓，從而比較器21輸出DOUT為低電平”0“。

然而，選中存儲單元celln后，因同一行的字線和柵極控制電壓相同，因此，若臨近單元如cellp的位線電壓不等如BL<n+1>≠BL<n>，則形成一個電流誤差Ileak1，若臨近單元如cellq的位線電壓不等如BL<n+2>≠BL<n+1>，則形成一個電流誤差Ileak2，圖3為現有技術之閃存陣列的電流誤差形成示意圖，電流誤差Ileak1連接至所選單元的電壓輸出端BL<n>，由于誤差電流Ileak1的存在，使得Isense≠Icell，這樣勢必影響所選存儲單元的正確讀出。

發明內容

為克服上述現有技術的存在的閃存存儲單元無法正確讀出的問題，本發明的主要目的在于提供一種讀出放大器，其可以實現高速準確讀出所選單元的存儲值的目的。

為達上述及其它目的，本發明提供一種讀出放大器，至少包括：

讀出放大電路，連接于所選中的存儲單元的位線，用于將所選中的存儲單元的內容放大讀出；

位線電壓跟隨電路，連接于該讀出放大電路的兩個開關管之間，并與選中存儲單元位線的相鄰位線相連，以使各位線的位線電壓的輸入電壓跟隨相同；以及

跟隨電路預充電電路，連接于位線電壓跟隨電路及預充電選通信號，以在該預充電選通信號的控制下進行預充電。

進一步地，該位線電壓跟隨電路包括多個源極跟隨器，各源極跟隨器的輸出端通過一開關管連接選中存儲單元位線的相鄰位線，正輸入端連接于該讀出放大電路的兩個開關管之間以獲得選中存儲單元位線電壓的輸入電壓，負輸入端與輸出端相連并連接于該跟隨電路預充電電路，以使選中存儲單元位線的相鄰位線的輸入電壓與選中存儲單元位線電壓的輸入電壓相同。

進一步地，該位線電壓跟隨電路包括兩個源極跟隨器，分別通過一開關管連接選中存儲單元位線的相鄰位線。

進一步地，該跟隨電路預充電電路包括多個預充電模塊，每個預充電模塊用于連接源極跟隨器，并與預充電選通信號相連，以在該預充電選通信號的控制下預充電。

進一步地，每個預充電模塊均包括一PMOS管及一NMOS管，該PMOS管源極接電源電壓，漏極接該NMOS管漏極，柵極接該預充電選通信號，該NMOS管源極接相應的源極跟隨器的輸出端，各預充電模塊的NMOS管柵極相連，并與該讀出放大電路的預充電電路相連。