[發明專利]非易失性存儲裝置、操作方法和具有其的數據處理系統

在審

• 申請號: 201310217183.8
• 申請日: 2013-06-03
• 公開（公告）號: CN103871470A
• 公開（公告）日: 2014-06-18
• 發明（設計）人: 申旻澈
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/26;G11C16/10
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;周曉雨

相關申請的交叉引用

本申請要求2012年12月12日向韓國知識產權局提交的申請號為10-2012-0144309的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明總體而言涉及半導體裝置，更具體而言，涉及非易失性存儲裝置、非易失性存儲裝置的操作方法、以及具有非易失性存儲裝置的數據處理系統。

背景技術

由快閃存儲器、相變RAM（PCRAM）、阻變RAM（ReRAM）、磁性RAM（MRAM）等代表的非易失性存儲裝置已經從用于寫入單電平數據的單電平單元（SLC）方法發展成用于寫入多電平數據的多電平單元（MLC）方法。

基于SLC方法的非易失性存儲裝置可以根據要寫入的數據和寫入在單元中的數據之間的比較結果來判斷是否要寫入數據，以減小編程操作期間的操作電流。即，當要寫入的數據與寫入在單元中的數據相同時，非易失性存儲裝置可以不執行編程操作，或者當要寫入的數據中的大部分具有與寫入在存儲器單元中的數據不同的電平時，非易失性存儲裝置可以將數據反相并且寫入數據（數據反相方法），由此減小寫入電流。

數據反相方法在SLC中具有顯著的電流減小效果，但是在MLC中不具有電流減小效果。因此，需要適用于MLC方法的數據輸入/輸出控制方法。

發明內容

在本發明的一個實施例中，一種非易失性存儲裝置包括：存儲器單元陣列；寫入驅動器/感測放大器（WD/SA），所述寫入驅動器/感測放大器（WD/SA）被配置成將數據編程到存儲器單元陣列中，或者從存儲器單元陣列讀取數據；以及I/O控制器，所述I/O控制器被配置成從WD/SA接收來自存儲器單元陣列的讀取數據、基于寫入數據和讀取數據之間的比較數據來確定編碼模式、根據編碼模式將寫入數據編碼、以及將編碼的數據提供到WD/SA。

在本發明的一個實施例中，一種非易失性存儲裝置的操作方法包括以下步驟：當從主機輸入寫入命令時，從要執行編程的存儲器單元陣列讀取數據；基于對寫入數據和來自存儲器單元陣列的讀取數據進行比較所獲得的比較數據來確定編碼模式；根據編碼模式將寫入數據編碼；以及將編碼的數據編程到存儲器單元中。

在本發明的一個實施例中，一種數據處理系統包括：非易失性存儲裝置；以及存儲器控制器，所述存儲器控制器被配置成響應于主機的請求而訪問非易失性存儲裝置，其中，所述非易失性存儲裝置包括：存儲器單元陣列；WD/SA，所述WD/SA被配置成將數據編程到存儲器單元陣列中，或者從存儲器單元陣列讀取數據；以及I/O控制器，所述I/O控制器被配置成從WD/SA接收來自存儲器單元陣列的讀取數據、基于寫入數據和讀取數據之間的比較數據來確定編碼模式、根據編碼模式將寫入數據編碼、以及將編碼的數據提供到WD/SA。

在本發明的一個實施例中，一種數據處理系統包括：處理器，所述處理器被配置成控制整體操作；工作存儲器，所述工作存儲器被配置成儲存用于操作處理器所需的應用、數據、以及控制信號；非易失性存儲裝置，所述非易失性存儲裝置被處理器訪問；以及用戶接口，所述用戶接口被配置成執行處理器和用戶之間的數據I/O，其中，非易失性存儲裝置包括：存儲器單元陣列；WD/SA，所述WD/SA被配置成將數據編程到存儲器單元陣列中，或從存儲器單元陣列讀取數據；以及I/O控制器，所述I/O控制器被配置成從WD/SA接收來自存儲器單元陣列的讀取數據、基于寫入數據和讀取數據之間的比較數據來確定編碼模式、根據編碼模式將寫入數據編碼、以及將編碼的數據提供到WD/SA。

附圖說明

結合附圖來描述本發明的特點、方面和實施例，其中：

圖1是根據本發明的一個實施例的非易失性存儲裝置的配置圖；

圖2說明圖1的I/O控制器；

圖3是說明基于數據比較結果的編碼模式的類型的表；

圖4是說明基于編碼模式的數據寫入方法的一個實例的表；

圖5和圖6是說明根據本發明的實施例的非易失性存儲裝置的操作的流程圖；

圖7是根據本發明的實施例的數據處理系統的配置圖；以及

圖8是根據本發明的另一個實施例的數據處理系統的配置圖。

具體實施方式

在下文中，將參照附圖經由示例性的實施例來描述根據本發明的非易失性存儲裝置、非易失性存儲裝置的操作方法、以及具有非易失性存儲裝置的數據處理系統。