[發明專利]基于機器學習的數據路徑提取

有效

• 申請號: 201310205844.5
• 申請日: 2013-05-29
• 公開（公告）號: CN103455654B
• 公開（公告）日: 2018-02-02
• 發明（設計）人: S·I·瓦德
• 申請（專利權）人: 格芯公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京市中咨律師事務所11247
• 代理人: 李崢

技術領域

本發明主要地涉及半導體芯片和集成電路設計，并且更具體地涉及一種標識集成電路設計的不同部分的方法，該不同部分可以在電路部件的在布版中的優化布局期間不同地操縱。

背景技術

集成電路用于從簡單器件(諸如腕表)到最復雜計算機系統的廣泛電子應用。微電子集成電路(IC)芯片一般可以視為在半導體襯底(例如硅)上形成的邏輯單元的匯集而在單元之間有電互連。IC可以包括很大數目的單元并且需要在單元之間的復雜連接。單元是被組合用于執行邏輯功能的一個或者多個電路元件的組，該電路元件諸如晶體管、電容器、電阻器、電感器和其它基本電路元件。單元類型例如包括核心單元、掃描單元、輸入/輸出(I/O)單元和存儲器(存儲裝置)單元。IC的每個單元可以具有一個或者多個管腳，每個管腳繼而可以由接線連接到IC的一個或者多個其它管腳。也在芯片的表面上形成連接IC關鍵的接線。對于更復雜設計，通常有可用于布線的至少四個相異傳導介質層，諸如一個多晶硅層和三個金屬層(金屬-1、金屬-2和金屬-3)。多晶硅層、金屬-1、金屬-2和金屬-3都用于豎直和/或水平布線。

通過首先設想邏輯電路描述、然后將該邏輯描述轉換成物理描述或者幾何布版來制作IC芯片。通常使用“網表”來執行這一過程，該網表是在單元管腳之間的所有網或者互連的記錄，該記錄包括關于各種部件、諸如晶體管、電阻器和電容器的信息。部件通常由若干層中的平面幾何形狀的集合構成。然后檢查部件以保證它滿足所有設計要求、特別是定時要求。結果是稱為中間形式的設計文件集合，該中間形式描述布版。然后通過數據預備過程運行設計文件，光學或者電子束圖案生成器使用數據預備過程以產生稱為掩模的圖案。在制作期間，這些掩模用來使用收縮掩模圖像的復雜透鏡系統在光刻步驟的序列中在硅晶片中蝕刻或者沉積特征。將電路的規范轉換成這樣的部件的過程稱為物理設計。

半導體制作中的單元布局涉及到確定特定單元應當在集成電路設備的表面上最優地(或者接近最優地)位于何處。由于用于甚大規模(VLSI)設備的制造過程需要的大量部件和細節，所以物理設計不借助計算機就不切實際。作為結果，物理設計的多數階段廣泛使用計算機輔助設計(CAD)工具，并且許多階段已經被部分或者完全自動化。物理設計過程的自動化已經增加集成水平、減少周轉時間并且增強芯片性能。已經創建包括Verilog、VHDL和TDML的用于電子設計自動化(EDA)的若干不同編程語言。典型EDA系統接收IC設備的一個或者多個高級行為描述，并且將這一高級設計語言描述轉譯成各種抽象化級的網表。假設具有節點(頂點)V和網(邊)E的網表N＝(V，E)，全局布局工具獲得用于所有可移動節點的位置(χ_i，y_i)，從而在任何矩形區域內的節點的面積未超過在該區域中的單元部位的面積。盡管一些工作已經關注一般斯泰納(Steiner)接線長度優化，但是布局器通常最小化設計的半周長接線長度(HPWL)。現代布局器經常通過使用二次目標的可微分函數來近似HPWL。

物理綜合在集成電路(諸如高性能處理器和專用集成電路(ASIC))的自動化設計中至關重要。物理綜合是集成電路設計中并行優化布局、定時、功率消耗、串擾影響等的過程。這一復合方式幫助消除在電路分析與布局和布線之間的迭代。物理綜合具有用于對門再供電(改變它們的大小)、插入重發器(緩沖器或者反相器)、克隆門或者其它組合邏輯等的能力，因此設計中的邏輯的面積保持流動。然而物理綜合可能需要數天來完成，并且計算要求隨著設計不斷更大和需要布局更多門而增加。也有由于有限面積資源所致的不良布局的更多機會。

隨著技術升級超出深亞微米領域并且操作頻率增加，新樣式正在稱為混合設計的集成電路設計中顯現，這些混合設計包含隨機邏輯和數據路徑(標準單元)部件的混合。圖1A圖示隨機邏輯布版1的例子，該布版具有包含各種單元的三行。給定的邏輯功能或者核心可以具有隨機分布于不同行中以滿足布局約束的單元，而無用于任何單元集合的特定邊界。圖1B描繪數據路徑邏輯部局2的對照例子，該布版具有各自具有預定義幾何形狀的五個子電路或者宏。傳統上人工布局數據路徑部件(即定制設計)，但是近年來已經有用于在自動化過程中包括數據路徑邏輯布局的大量努力，特別是對于也包含隨機邏輯的混合設計。然而用于數據路徑邏輯的布局制定一般不同于用于隨機路徑的布局制定。隨機邏輯布局器忽略混合設計的這一方面，這可能導致現有技術的設備的主要接線長度和擁塞問題。