[發明專利]一種具有結型場板的SOI功率LDMOS器件

有效

• 申請號: 201310202568.7
• 申請日: 2013-05-28
• 公開（公告）號: CN103325835A
• 公開（公告）日: 2013-09-25
• 發明（設計）人: 羅小蓉;羅尹春;范遠航;徐青;魏杰;范葉;王驍瑋;周坤;張彥輝;尹超;張波;李肇基
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423
• 代理公司: 成都宏順專利代理事務所(普通合伙) 51227
• 代理人: 李順德;王睿

技術領域

本發明屬于功率半導體器件領域，涉及SOI（Silicon?On?Insulator，絕緣層上的半導體）橫向功率器件，具體涉及一種具有新型終端結構的高壓低阻SOI橫向功率MOSFET（Metal?Oxide?Semiconductor?Field?Effect?Transistor，金屬氧化物半導體場效應晶體管）器件。

背景技術

與體硅結構的功率半導體器件相比，SOI結構的功率半導體器件具有寄生效應小、泄漏電流小、集成度高、抗輻照能力強以及無可控硅自鎖效應等優點。相比于VDMOS(Vertical?Double-diffused?MOSFET)器件，LDMOS(Lateral?Double-diffused?MOSFET)器件具有更高的開關速度、相對低的導通電阻以及便于集成等特點。因此，SOI功率LDMOS器件在功率集成電路、尤其在低功耗集成電路和射頻電路中應用十分廣泛。

功率LDMOS的關鍵是實現高壓和低導通電阻。MOSFET隨器件耐壓提高，需要漂移區長度增加、且漂移區濃度降低。這不僅使器件（或電路）的芯片面積增加、成本增大；更為嚴重的是，器件的比導通電阻R_on,sp與耐壓BV的關系式可以表達為：R_on,sp∝BV^2.5。導通電阻的增大導致功耗急劇增加，且器件開關速度也隨之降低。

為了提高器件耐壓，并緩解耐壓和導通電阻的矛盾關系，業內研究者進行了許多研究。其中場板結構就是提高器件耐壓，并緩解耐壓和導通電阻的矛盾關系的常用技術，在LDMOS等中低壓器件中，場板由于不占用有源層導電面積、制造工藝十分簡單等優點，使其應用非常普遍。最早的場板結構為金屬場板結構（如圖1所示），金屬場板邊緣處電場強度較大，擊穿易發生在表面處；同時，金屬場板對介質層有較高的要求。針對金屬場板會在場板末端產生高電場這一缺點，文獻（陳星弼.【p-n+結有場板時表面電場分布的簡單表示式】電子學報,1986,14(1):36-43）提出了一種斜坡場板結構（如圖2所示）。斜坡場板的提出有效改善了常規金屬場板的不足；然而要獲得斜坡型的場板結構，其工藝難度較大。為此，文獻（張波.【提高器件耐壓的非均勻氧化層場板技術】半導體技術,1988,No.4:19-22）提出采用階梯型場板（如圖3所示）來代替斜坡場板。器件耐壓越大，場板階梯數也越多，這使工藝版次大大增加。

文獻(Clark?L.E,Zoroglu?D.S【Enhancement?of?breakdown?properties?of?overlay?annular?diodes?by?field?shaping?resistive?films】Solid-State?Electron,1972,653-657)提出了半絕緣多晶硅的阻性場板（如圖4所示）。這種電阻場板覆蓋于場氧化層之上，場板的兩端分別與主結和溝道截止環相連。半絕緣多晶硅的阻性場板的優點是有效地消除了普通金屬場板末端的高電場，使得沿漂移區表面的電場強度分布變得較為平坦，器件的擊穿電壓大幅提高；然而電阻場板存在較大的泄漏電流的缺點。文獻(B.J.Baliga,B.Tech,et.al.【High-voltage?device?termination?techniques?a?comparative?review】IEE.Proc,1982,129(5):173-179)對這些終端技術作出了綜述比較，進一步凸顯各種終端技術的優缺點。

專利(US6936907B2,2005.8.30,【Lateral?high-voltage?semiconductor?devices?with?surface?covered?by?thin?film?of?dielectric?material?with?high?permittivity】)提出了一種利用高K介質（指介電常數大于3.9的絕緣介質材料）作為場板介質層的技術（如圖5所示）。由于高K介質大的介電常數，使得場板金屬、高K場介質以及有源層半導體所形成的MIS結構電容較大，場板對漂移區的輔助耗盡作用較強，從而有利于提高器件漂移區的摻雜濃度。

發明內容