[發明專利]CPCI總線彈載部件應答模擬與測試設備及其實現方法

有效

• 申請號: 201310201369.4
• 申請日: 2013-05-27
• 公開（公告）號: CN103279125A
• 公開（公告）日: 2013-09-04
• 發明（設計）人: 許永輝;孫闖;韓超;魏祎
• 申請（專利權）人: 哈爾濱工業大學
• 主分類號: G05B23/02
• 分類號: G05B23/02;G05B19/042
• 代理公司: 哈爾濱市松花江專利商標事務所 23109
• 代理人: 張宏威

技術領域

本發明涉及一種CPCI總線彈載部件應答模擬與測試設備，并涉及其實現方法。

背景技術

在某類導彈的工作方式中，中控計算機和各彈載設備使用“點名與應答”的機制進行通訊。中控計算機對各彈載設備以一定周期進行點名，相應的彈載設備對中控計算機的點名進行應答，回送信息。中控計算機通過這種方式來獲取彈上設備的工作狀態，由此判斷導彈各彈載設備是否工作正常。在導彈的自動測試過程中，如果判斷中控計算機的點名功能是否正常，就需要測試設備模擬彈載設備進行應答；如果判斷彈載設備的被點名功能是否正常，就需要測試設備模擬中控計算機進行點名。

彈上“點名與應答”通信接口電氣規范選擇RS485標準，RS-485接口是采用平衡驅動器和差分接收器的組合，具有良好的抗噪聲干擾性、長的傳輸距離和多站能力等，上述優點就使其成為首選的串行接口。

HDLC（High?Level?Data?Link?Control，高級數據鏈路控制規程）協議是一種面向比特的數據鏈路協議，它具有如下特點：1、協議不依賴于任何一種字符編碼集；2、數據報文可透明傳輸用于透明傳輸的“0比特插入法”易于硬件實現；3、全雙工通訊不必等待確認可連續發送數據有較高的數據鏈路傳輸效率；4、所有幀均采用CRC校驗對信息幀進行順序編號，可防止漏收或重收傳輸，可靠性高；5、傳輸控制功能與處理功能分離具有較大的靈活性和較完善的控制功能。由于以上特點目前網絡設計及整機內部通訊設計普遍使用HDLC數據鏈路控制協議。

Compact?PCI（Compact?Peripheral?Component?Interconnect）簡稱CPCI，又稱緊湊型PCI，是PICMG（PCI?Industrial?Computer?Manufacturer's?Group，國際工業計算機制造者聯合會）于1994提出來的一種總線接口標準。CPCI技術是在PCI技術基礎之上經過改造而成，繼續采用PCI局部總線技術，是以PCI電氣規范為標準的高性能工業用總線。

它的出現解決了多年來電信系統工程師與設備制造商面臨的棘手問題：傳統電信設備總線與工業標準PCI(Peripheral?Component?Interconnect)總線不兼容。Compact?PCI在設計時，采用了特殊工藝，既保證了99.999%的高可靠度，也極大降低了硬件和軟件開發成本。與PCI相比，CPCI有三個特點：

·繼續采用PCI局部總線技術；

·拋棄PCI傳統機械結構，改用經過實踐驗證的高可靠歐洲卡結構，改善了散熱條件，提高了抗振動能力，同時也符合電磁兼容性要求；

·拋棄PCI的金手指式互連方式，改用2mm密度的針孔型連接器，具有氣密性、防腐性，提高了可靠性，增加了負載能力。

發明內容

本發明目的是為了解決現有的應答模擬測試設備硬件設計復雜、實時性差、體積較大的問題，提供了一種CPCI總線彈載部件應答模擬與測試設備及其實現方法。

本發明所述CPCI總線彈載部件應答模擬與測試設備，它包括DSP、FPGA、通訊功能電路、CPCI總線、PCI總線、DSP總線、程序存儲器、大容量數據緩存、大容量壓載數據存儲器和串行EEPROM，所述通訊功能電路包括光電隔離電路和電平轉換電路，所述FPGA內部有HDLC邏輯電路、復位譯碼及時鐘邏輯電路和讀寫控制電路，所述DSP內部有PCI接口電路和EMIF接口電路，

DSP的PCI接口電路通過PCI總線連接到CPCI總線上，DSP的EMIF接口電路連接到DSP總線上，串行EEPROM的數據輸出端與DSP的PCI接口電路的數據輸入端相連接，程序存儲器的數據輸出端與DSP的EMIF接口電路的數據輸入端相連接，

大容量數據緩存和大容量壓載數據存儲器分別連接到DSP總線上，

FPGA的HDLC邏輯電路、復位譯碼及時鐘邏輯電路和讀寫控制電路分別連接到DSP總線上，復位譯碼及時鐘邏輯電路的第一數據輸出端與HDLC邏輯電路的數據輸入端相連接，復位譯碼及時鐘邏輯電路的第二數據輸出端與讀寫控制電路的數據輸入端相連接，讀寫控制電路的數據輸出端連接在大容量壓載數據存儲器的數據輸入端上，

FPGA的HDLC邏輯電路的邏輯數據輸入輸出端與通訊功能電路的光電隔離電路的邏輯數據輸入輸出端相連接，光電隔離電路的第一數據輸出端與一個電平轉換電路的數據輸入端相連接，光電隔離電路的第二數據輸出端與另一個電平轉換電路的數據輸入端相連接。