[發明專利]可彈性修改接合墊序列的芯片與相關方法

有效

• 申請號: 201310192005.4
• 申請日: 2013-05-22
• 公開（公告）號: CN104183592B
• 公開（公告）日: 2017-03-01
• 發明（設計）人: 賴信丞;張雍;林政南;陳忠敬;羅振興;陳尚義;劉政勛
• 申請（專利權）人: 晨星半導體股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;G06F17/50
• 代理公司: 上海專利商標事務所有限公司31100
• 代理人: 駱希聰

技術領域

本發明關于一種可彈性修改接合墊序列的芯片與相關方法，尤其涉及一種利用門陣列支持下線后的局部重新繞線以改變芯片內連線及接合墊序列的芯片與相關方法。

背景技術

芯片（管芯、集成電路）是現代信息社會不可或缺的硬件基礎；各種電子裝置以電路板連接不同的芯片，使不同芯片可經由電路板上的走線相互交換信號、協同運作，進而實現電子裝置的整體功能。舉例而言，雙倍資料速率的隨機存取存儲器（double?data?rate?random?access?memory）需搭配存儲器控制器，由存儲器控制器控制存儲器芯片的資料存取。

芯片設有多個用于信號輸出及/或輸入的接合墊，各接合墊經由電路板上的走線連接至另一芯片的對應接合墊，以使這兩芯片能經由彼此的接合墊相互交換信號。芯片的接合墊序列則規范了各接合墊的功能。舉例而言，存儲器控制器的接合墊序列規范了哪些接合墊用以輸出資料、哪些接合墊用以輸出資料選通（data?strobe）信號以及哪些接合墊用以輸出指令（command）。

芯片的布局設計流程可概分為平面規劃（floor?plane）、擺放繞線（placing?and?routing）與電路層級（circuit?level）的數值驗證等等。驗證通過后，布局設計即可下線（tape-out）而交予制程廠制造。下線后，布局設計所能實現的接合墊序列也已經確定。在現行的已知技術中，一旦芯片的布局設計已下線，就難以用局部的重新繞線更動芯片的接合墊序列。

發明內容

為了增加接合墊序列更動的彈性，本發明提供一種可彈性修改接合墊序列的芯片，包括信號單元、集線單元、多工單元、并串轉換單元、輸入輸出單元與多個接合墊。信號單元耦接于多個第一節點，多工單元耦接于多個第二節點。集線單元以門陣列形成，設置于控制信號單元與多工單元間一預設的集線區域，用以將各第一節點連接至某一個第二節點，并用以支持下線后的重新繞線，以改變第一節點連接至第二節點的關系。

多工單元包括多個多工器，并串轉換單元包括多個并串轉換器。各多工器耦接于數個關聯的第二節點與一關聯的并串轉換器，用以由所述關聯的第二節點中選出其中之一，并使該選出的第二節點可經由該關聯的并串轉換器而被導通至輸入輸出單元。各個并串轉換器耦接于數個關聯的多工器與輸入輸出單元，以使所述關聯的多工器選出的第二節點的信號得以和輸入輸出單元的一信號相互轉換。

前述芯片可以是一存儲器控制器，信號單元可以是一存儲器控制信號單元，接合墊用以依據第一接合墊序列耦接第一存儲器；于集線單元的集線區域中進行重新繞線規劃后，芯片的接合墊可依據一相異的第二接合墊序列耦接第二存儲器。

本發明亦提供一種用以設計一芯片的方法，包括：當在芯片的布局中進行擺放繞線的規劃時，于布局中預設一集線區域，用以擺放一門陣列；并且，于集線區域中提供第一繞線規劃，用以實現一接合墊序列。下線后，若需改變接合墊序列，則清除/摒棄第一繞線規劃，于集線區域中重新進行繞線，以于預設布局區域中提供第二繞線規劃；并且，可針對第二繞線規劃再度進行時序驗證，例如，靜態時序分析。

附圖說明

為讓本發明的上述目的、特征和優點能更明顯易懂，以下結合附圖對本發明的具體實施方式作詳細說明，其中：

圖1示意一芯片因應不同應用的線路圖。

圖2示意依據本發明一實施例的可彈性修改接合墊序列的芯片。

圖3示意依據本發明一實施例的并串轉換信號。

圖4示意使圖2芯片因應不同應用的一種實施例。

圖5示意依據本發明一實施例的可彈性修改芯片的接合墊序列的方法流程。

圖中元件標號說明：

10、11a-11b、20：芯片

12、22：信號單元

14、30：輸入輸出單元

24：集線單元

26：多工單元

28：并串轉換單元

100：流程

102-110：步驟

PD[.]、PDa[.]、PDb[.]：接合墊

D[.]、D[.,.]、d[.,.]、Ds[.]、bs1-bs4、bss1-bss2：信號

P[.]、W[.]、P[.,.]、W[.,.,.]：節點

M[.,.]：多工器

PS[.]：并串轉換器

U[.]：輸入輸出單元

CK0-CK2：時脈

b0-b7：資料

T：周期