[發(fā)明專利]一種制作半導體器件的方法

有效

• 申請?zhí)枺?/td>: 201310190106.8
• 申請日: 2013-05-21
• 公開（公告）號: CN104183537B
• 公開（公告）日: 2017-05-10
• 發(fā)明（設計）人: 鄧浩
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 董巍,高偉

技術領域

本發(fā)明涉及半導體制造工藝，尤其涉及一種制作半導體器件的方法。

背景技術

隨著半導體制造技術越來越精密，集成電路也發(fā)生著重大的變革，集成在同一芯片上的元器件數(shù)量已從最初的幾十、幾百個增加到現(xiàn)在的數(shù)以百萬個。為了達到復雜度和電路密度的要求，半導體集成電路芯片的制作工藝利用批量處理技術，在襯底上形成各種類型的復雜器件，并將其互相連接以具有完整的電子功能，目前大多采用在導線之間以超低k層間介電層作為隔離各金屬內連線的介電材料，互連結構用于提供在IC芯片上的器件和整個封裝之間的布線。在該技術中，在半導體襯底表面首先形成例如場效應晶體管（FET）的器件，然后在BEOL（集成電路制造后段制程）中形成互連結構。

正如摩爾定律所預測的，半導體襯底尺寸的不斷縮小，以及為了提高器件的性能在半導體襯底上形成了更多的晶體管，采用互連結構來連接晶體管是必然的選擇。然而相對于元器件的微型化和集成度的增加，電路中導體連線數(shù)目不斷的增多，使得導體連線架構中的電阻及電容所產生的寄生效應，造成了嚴重的傳輸延遲（RC Delay），為了減少RC延遲，采用超低k介電材料作為介電層。然而，超低k（ULK，ultra low-K）介電材料的空隙不斷的增大，以及工藝集成過程中可能造成薄膜損傷。超低k介電材料的材料密度和k值隨著材料的孔隙率的增加而降低。當孔隙率增加時，發(fā)生孔合并的幾率會增加，此外，孔的連通增加了大孔的形成幾率，反過來會在銅阻擋層等比例微縮時損害臺階覆蓋。最終，孔的連通還會為氣體污染物、濕氣、濕法清洗化學品、化學機械平坦化（CMP）漿料和用于阻擋層淀積的原子層淀積（ALD）前驅體提供擴散通道，因此需要采用紫外線輻射（UV radiation）對其加以控制。在現(xiàn)有技術中，當采用紫外線固化處理超低k介電材料時，紫外輻射會通過超低k介電材料輻射到超低k介電材料層下方的墊覆蓋層，同時紫外輻射導致該墊覆蓋層的極性從壓應力改變?yōu)槔瓚Α＿@將導致較弱的墊覆蓋層的接觸面以及引起超低k層間介電層的力學失效（mechanical failure）。

同時，不斷縮小的半導體器件的尺寸，以及在半導體襯底上由金屬銅和超低k層間介電層構成的互連結構所產生的器件的可靠性問題和復雜的制作工藝已成為目前研究的重點。在半導體互連結構中電遷移（EM，electro migration）是重要的金屬失效機理。在金屬銅層和超低k層間介電層的界面處的電遷移失效能夠引起超大規(guī)模集成電路的可靠性問題。在互連結構中的銅金屬層上沉積拉應力墊覆蓋層可以產生抗電遷移效應以避免金屬失效，同時還可以解決在金屬銅層/超低k層間介電層的界面處銅原子傳輸和銅原子空洞的問題。

因此，隨著半導體工藝水平的不斷提高，雙應力襯墊（DSL，Dual Stress Liner）技術得到了廣泛的應用。采用雙應力襯墊技術在互連結構上形成雙應力墊覆蓋層，在互連結構的超低k層間介電層上形成壓應力墊覆蓋層（compressive stress liner），在互連結構的銅金屬層上形成拉應力墊覆蓋層（tensile stress liner），可以為器件提供更好的附著性、較低的有效電容和抗電遷移，以提高器件的可靠性和良品率。

因此，提出了一種在集成電路制造后段制程中在金屬互連結構上形成雙應力電介質墊覆蓋層的方法，以提高器件的可靠性和良品率。

發(fā)明內容

在發(fā)明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發(fā)明的發(fā)明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

為了解決現(xiàn)有技術中存在的問題，本發(fā)明提出了一種制作半導體器件的方法，包括下列步驟，提供半導體襯底；在所述半導體襯底上形成第一超低k層間介電層和金屬互連結構；刻蝕去除部分的所述第一超低k層間介電層，以使所述金屬互連結構的頂部高于所述第一超低k層間介電層；在所述金屬互連結構和所述第一超低k層間介電層上依次形成墊覆蓋層和納米顆粒薄膜層；去除部分的所述納米顆粒薄膜層，以露出所述金屬互連結構上方的所述墊覆蓋層；在所述墊覆蓋層和所述納米顆粒薄膜層上形成第二超低k層間介電層；采用紫外線固化處理所述第二超低k層間介電層。

優(yōu)選地，刻蝕所述第一超低k層間介電層的方法為反應離子刻蝕。

優(yōu)選地，形成所述納米顆粒薄膜層的方法包括旋涂含有所述納米顆粒的溶液和采用溶液祛除工藝除去所述溶液中的溶劑。

優(yōu)選地，所述納米顆粒薄膜層中的納米顆粒為金屬氧化物顆粒。