[發(fā)明專利]一種靜電釋放保護電路版圖及集成電路

有效

• 申請?zhí)枺?/td>: 201310172827.6
• 申請日: 2013-05-10
• 公開（公告）號: CN104143549B
• 公開（公告）日: 2017-07-18
• 發(fā)明（設(shè)計）人: 程婷;陶永耀
• 申請（專利權(quán)）人: 熠芯(珠海)微電子研究院有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/78;H01L29/08
• 代理公司: 北京同達信恒知識產(chǎn)權(quán)代理有限公司11291
• 代理人: 黃志華

技術(shù)領(lǐng)域

本申請涉及半導(dǎo)體集成電路技術(shù)領(lǐng)域，尤其涉及一種靜電釋放(ESD，Electro-Static discharge)保護電路版圖及集成電路。

背景技術(shù)

當集成電路(IC)經(jīng)受靜電釋放(ESD，Electro-Static discharge)時，放電回路的電阻通常都很小甚至幾乎為零，造成高強度的瞬間放電尖峰電流，流入相應(yīng)的IC管腳。瞬間大電流會嚴重損傷IC，局部熱量甚至?xí)诨杵苄?。ESD對IC的損傷還包括內(nèi)部金屬連接被燒斷，鈍化層受到破壞，晶體管單元被燒壞。ESD會給電子產(chǎn)品帶來致命的危害，它降低了產(chǎn)品的可靠性，增加了維修成本。所以電子設(shè)備制造商通常會在電路設(shè)計的初期就考慮ESD保護。

現(xiàn)有技術(shù)中的一種ESD保護管的版圖如圖1所示，其中采用N型金屬氧化物半導(dǎo)體(NMOS，N-Mental-Oxide-Semiconductor)管或P型金屬氧化物半導(dǎo)體(PMOS,P-Mental-Oxide-Semiconductor)管做驅(qū)動管兼做ESD保護管，LOGIC代表控制MOS管柵極的邏輯電路。以NMOS管為例做說明：所述ESD保護管中的NMOS管的電路版圖如圖2所示，其中右邊圖形為框內(nèi)版圖的所有層次的顯示圖。其中，S表示源(Source)端，D表示漏(Drain)端。Drain端布置在NMOS管內(nèi)側(cè)，Source端布置在NMOS管外側(cè)。

圖3為該NMOS管的等效電路，其中左圖為正常情況下的電路圖，右圖為靜電釋放時的電路圖，其中，Rsub為硅片襯底(Substrate)的寄生電阻，NMOS管的Source端、Drain端和Substrate形成一個寄生的NPN型三極管，硅片襯底是這個寄生三極管的基極，B點電壓為寄生三極管的基極電壓。實現(xiàn)靜電放電方法是：先擊穿NMOS管的Drain端和硅片襯底之間的寄生二極管，然后寄生電阻Rp上有電流流過，B點電壓上升，開啟所述寄生三極管。該寄生三極管為最主要的放電路徑。

具體結(jié)合圖4和圖5，對靜電放電過程說明如下：

步驟1：通過擊穿反偏的寄生二極管泄放ESD電荷。

如圖4所示，作為ESD保護管的NMOS管的漏端與襯底之間有一個反偏的寄生二極管。以PS測試模式(將集成電路的I/O引腳或電源引腳施加正電壓：將接地引腳(GND)接地)為例，ESD正電荷由焊盤(PAD)進入到作為ESD保護管的NMOS管，漏端電壓會被抬高，當漏端電壓到達寄生二極管的反偏擊穿電壓(一般為6～7V)，寄生二極管就會反向?qū)?，把ESD正電荷泄放到P型襯底(P-SUB)中，被P-SUB連接的地吸走。正常情況下，這種擊穿為雪崩擊穿，是可以恢復(fù)的。

步驟2：通過寄生三極管泄放ESD電荷。

如圖5所示，寄生二極管被擊穿后，ESD電流經(jīng)過襯底電阻抬高寄生三極管的基極電壓達到開啟電壓，寄生三極管開啟后把ESD電荷由MOS管的漏端泄放到源端，被接源端的襯底吸走。

這種放電原理決定了作為ESD保護管的NMOS管的布圖方式需具備如下特征：

1、漏端面積要大，并且需要構(gòu)造出自對準硅化物金屬硅化物阻擋層(SAB，salicide block)，這樣寄生二極管反偏后，ESD電荷放電的通道會寬闊。

漏段寬度為：contant row(n)*contant width+(n-1)*contant space+contant to SAB space+2*minimum SAB width on drain side-SAB overlap polay gate。

其中各項的含義為：

Contant row：接觸孔的行數(shù)；

Contant width：接觸孔的寬度；

Contant space：接觸孔的間距；

Contant to SAB space：接觸孔到SAB的距離；

Minimum SAB width on drain siade：SAB在Drain端的最小寬度；

SAB overlap poly gate：SAB與多晶硅(poly)之間交疊的寬度。

2、在一定程度下，反向二極管越易擊穿，ESD電荷就越易被泄放。使用ESD植入可以降低二極管的反偏擊穿電壓，它在n+與p-的交界處摻雜p+，形成齊納二極管，使二極管更易被擊穿。

3、作為ESD保護管的NMOS管的源端的接觸孔不能太靠近多晶硅柵極。

4、源端的面積不要太小。