[發明專利]一種核心電路模塊端口的安全布局新方法

無效

• 申請號: 201310154089.2
• 申請日: 2013-04-16
• 公開（公告）號: CN103337485A
• 公開（公告）日: 2013-10-02
• 發明（設計）人: 劉圣平
• 申請（專利權）人: 劉圣平
• 主分類號: H01L23/48
• 分類號: H01L23/48
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種核心電路模塊端口的排列布局方法，特別涉及有關防失控電路中核心電路模塊端口的安全布局新方法。本方法可以防止有關核心電路模塊相鄰端口之間發生短路故障時引起的失控(執行電路不按邏輯要求控制負載稱為失控)，本方法雖然簡單，但防止核心電路短路失控的效果特好，具有重要的實用價值，用途廣泛。

背景技術

目前，有關防止異常故障失控的控溫或計時電路、或安全保護電路，雖然可以防止輸入端對電源正極/負極短路引起的失控，也可以防止輸入/輸出端開路失控和電源開路失控，但對這些電路的核心電路模塊(IC)相鄰端口之間發生的短路故障引起的失控，未給予足夠重視，更未采取可靠有效的防護措施。

為便于本發明方便、準確陳述，先針對有關防失控電路的核心電路模塊各端口(接口/引腳)的符號和名稱，進行統一規范定義，詳見下表：

端口符號(代號)端口名稱/定義V_i1及V_i2第①單元及第②單元傳感信號輸入端口V_i核心電路模塊傳感信號輸入端口(兩單元共用)V_z(V_m)核心電路模塊基限置位輸入端口(兩單元共用)V_k核心電路模塊異常監控輸出端口(兩單元共用)V_c核心電路模塊越限鎖控輸出端口(兩單元共用)V_d核心電路模塊托底保護輸入端口(兩單元共用)V_e核心電路模塊失底監控輸出端口(兩單元共用)V_e1及V_e2第①單元及第②單元失底監控輸出端口V_o1及V_o2第①單元及第②單元護底限控輸出端口V₊(包括V₊₁或V₊₀)模塊電路電源正極輸入端口(V₊包括V₊₁或V₊₀)V_-(電路地端GND)模塊電路電源負極輸入端口(電路接地端GND)

表中某些端口若發生短路時會損壞端口或內部電子器件，嚴重時會引起電路失控。

發明內容