[發(fā)明專利]一種基帶控制芯片和超高頻射頻讀寫裝置

無效

• 申請?zhí)枺?/td>: 201310153984.2
• 申請日: 2013-04-27
• 公開（公告）號: CN103235961A
• 公開（公告）日: 2013-08-07
• 發(fā)明（設計）人: 文瑞銘
• 申請（專利權）人: 無錫昶達信息技術有限公司
• 主分類號: G06K17/00
• 分類號: G06K17/00
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 馬曉亞

1.一種基帶控制芯片，包括微處理器、復位與時鐘控制單元、存儲裝置控制單元、定時器、外部中斷控制單元、AD轉換單元、DA轉換單元、ISO18000-6C協(xié)議處理單元、總線控制單元、總線轉換單元、高速通信接口、低速通信接口、調(diào)試接口和片內(nèi)總線，所述ISO18000-6C協(xié)議處理單元用于處理ISO18000-6C協(xié)議標準的電子標簽，其特征在于：

所述片內(nèi)總線包括高速系統(tǒng)總線AHB和低速外設總線APB，所述高速系統(tǒng)總線AHB和低速外設總線APB通過橋接器連接，各所述高速系統(tǒng)總線AHB和各所述低速外設總線APB均設有地址譯碼器和總線仲裁器；

所述微處理器、所述調(diào)試接口、所述存儲裝置控制單元、所述高速通信接口、ISO18000-6C協(xié)議處理單元、總線控制單元和所述總線轉換單元均分別與所述高速系統(tǒng)總線AHB連接；

所述定時器、所述外部中斷控制單元和所述低速通信接口均分別與所述低速外設總線APB連接；

所述AD轉換單元和所述DA轉換單元分別與所述ISO18000-6C協(xié)議處理單元連接，所述復位與時鐘控制單元與所述微處理器連接；

所述ISO18000-6C協(xié)議處理單元包括AHB總線接口、隨機存儲器RAM、控制寄存器、下采樣子單元、可變帶寬濾波器、相位恢復子單元、匹配濾波器、采樣判決子單元、FMO解碼子單元、米勒解碼子單元、第一CRC校驗子單元、串并轉換子單元、接收控制狀態(tài)機、并串轉換子單元、發(fā)送控制狀態(tài)機、第二CRC校驗子單元、第三CRC較驗子單元、PIE編碼子單元、功率縮放子單元、希爾伯特濾波器、預失真子單元、延遲線、跳頻控制子單元和上采樣子單元；所述FM0解碼子單元用于對信號進行FMO解碼。

2.如權利要求1所述的基帶控制芯片，其特征在于，所述基帶控制芯片包含兩路十位DAC輸出通道和一路八位DAC輸出通道，所述兩路十位DAC輸出通道中各通道分別用于I通道和Q通道基帶數(shù)字信號；所述一路八位DAC輸出通道用于提供功率放大器控制信息。

3.如權利要求2所述的基帶控制芯片，其特征在于，所述基帶控制芯片包含兩路十位ADC輸入通道，分別用于I通道和Q通道的基帶數(shù)字信號。

4.如權利要求2所述的基帶控制芯片，其特征在于，所述基帶控制芯片包含一組GPIO口，用于為射頻芯片發(fā)送控制信息和/或用于接收射頻芯片的反饋信息。

5.如權利要求4所述的基帶控制芯片，其特征在于，所述高速通信接口包括USB2.0接口和JTAG接口。

6.如權利要求5所述的基帶控制芯片，其特征在于，所述低速通信接口包括UART接口、SPI接口和IIC接口。

7.如權利要求6所述的基帶控制芯片，其特征在于，所述定時器包括兩個十六位定時計數(shù)器計時器和實時時鐘。

8.如權利要求1所述的基帶控制芯片，其特征在于，所述預失真子單元僅在采用SSB-ASK調(diào)制的情況下工作。

9.如權利要求8所述的基帶控制芯片，其特征在于，所述可變帶寬濾波器通過擴展傅里葉變換實現(xiàn)帶寬變化。

10.根據(jù)權利要求9所述的基帶控制芯片，其特征在于，所述PIE編碼子單元還包括PR-ASK波型調(diào)制子單元，用于對經(jīng)由PIE編碼后的信號進行PR-ASK波型調(diào)制。