[發明專利]平面型功率MOS器件

有效

• 申請號: 201310153946.7
• 申請日: 2013-04-28
• 公開（公告）號: CN103280456A
• 公開（公告）日: 2013-09-04
• 發明（設計）人: 陳偉元
• 申請（專利權）人: 蘇州市職業大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10
• 代理公司: 蘇州銘浩知識產權代理事務所(普通合伙) 32246
• 代理人: 張一鳴

技術領域

本發明涉及一種MOS器件，特別是涉及一種平面型功率MOS器件。

背景技術

金屬氧化物功率MOS半導體器件，隨著半導體行業的迅猛發展，以大功率半導體器件為代表的電力電子技術迅速發展，應用領域不斷擴大，如交流電機的控制，打印機驅動電路。在現今各種功率器件中，?橫向擴散MOS半導體器件LDMOS具有工作電壓高，工藝相對簡單，因此LDMOS具有廣闊的發展前景。在LDMOS器件設計中，擊穿電壓和導通電阻一直都是人們設計此類器件時所關注的主要目標，外延層的厚度、摻雜濃度、漂移區的長度是LDMOS最重要的參數。可以通過增加漂移區的長度以提高擊穿電壓，但是這會增加芯片面積和導通電阻。耐壓和導通電阻對于外延層的濃度和厚度的要求是矛盾的。高的擊穿電壓要求厚的輕摻雜外延層和長的漂移區，而低的導通電阻則要求薄的重摻雜外延層和短的漂移區，因此必須選擇最佳外延參數和漂移區長度，以便在滿足一定的源漏擊穿電壓的前提下，得到最小的導通電阻。?RESURF（降低表面電場原理）一直被廣泛應用于高壓器件的設計中，此原理要求漂移區電荷和襯底電荷達到電荷平衡，以做到漂移區完全耗盡時可以承受較高耐壓。

隨著器件小型化的發展要求，現有的LDMOS設計占有的版圖面積較大，這不利于其與其它功能器件集成進一步減小體積，從而擴展應用范圍，因此，如何設計一種能有效降低現有的LDMOS所占硅片的表面積，并能進一步改善器件的性能，成為技術障礙。

發明內容

本發明主要解決的技術問題是提供一種平面型功率MOS器件，能夠提高耐擊穿電壓并降低了器件比導通電阻，同時大大改善了器件的響應時間和頻率特性，利于器件整體性能的優化及體積減小。

為解決上述技術問題，本發明采用的一個技術方案是：提供一種平面型功率MOS器件，包括位于P型的襯底層內的P型阱層和N型輕摻雜層，所述P型阱層與N型輕摻雜層在水平方向相鄰從而構成一PN結，一源極區位于所述P型阱層，一漏極區位于所述襯底層內，位于所述源極區和N型輕摻雜層之間區域的P型阱層上方設有柵氧層，此柵氧層上方設有一柵極區；其特征在于：所述源極區與N型輕摻雜層之間且位于P型阱層上部開有至少兩個凹槽，靠近源極區的凹槽刻蝕深度小于靠近所述N型輕摻雜層的凹槽刻蝕深度，且若干個所述凹槽的刻蝕深度由源極區至N型輕摻雜層方向依次增加；

優選的是，所述凹槽的刻蝕深度為源極區結深的1/3~1/4之間，靠近所述源極區的凹槽刻蝕深度為源極區結深的1/3~1/3.5，靠近所述N型輕摻雜層的凹槽刻蝕深度為源極區結深的1/3.5~1/4；

優選的是，所述N型輕摻雜層（3）與P型輕摻雜區（6）的摻雜濃度比例為：1：0.8~0.9；

優選的是，所述P型阱層（2）和N型輕摻雜層（3）的結深比例為2：1；

優選的是，所述漏極區位于所述N型輕摻雜層內。

本發明的有益效果是：1、本發明溝道區開有至少兩個凹槽，增加了溝道密度加倍，提高了柵寬，提高了擊穿電壓并降低了器件的比導通電阻，提高了輕摻雜層摻雜濃度的設計空間，利于器件整體性能的優化及體積減小。

2、本發明溝道區若干個凹槽中源極區與N型輕摻雜層之間且位于P型阱層上部開有至少兩個凹槽，靠近源極區的凹槽刻蝕深度小于靠近所述N型輕摻雜層的凹槽刻蝕深度，且若干個所述凹槽的刻蝕深度由源極區至N型輕摻雜層方向依次增加，既改善了器件的響應時間和頻率特性同時，也可提高溝道區P型阱層的濃度，降低了導通電阻和器件關態的功耗。

3、本發明凹槽的側墻區和頂墻區的摻雜濃度相等，可有效避免側墻區、頂墻區摻雜離子的擴散，實現了器件性能長時間的參數穩定性；其次，側墻區和頂墻區的摻雜濃小于凹槽的底部區的摻雜濃度，克服了柵寬的影響，保證了器件的開啟時間小，減小了高頻時導通電阻和開關損耗。

?

附圖說明

圖1是本發明平面型功率MOS器件的結構示意圖一；

圖2是本發明平面型功率MOS器件的局部放大圖；

圖3是本發明平面型功率MOS器件的結構示意圖二。

具體實施方式

下面結合附圖對本發明較佳實施例進行詳細闡述，以使發明的優點和特征能更易于被本領域技術人員理解，從而對本發明的保護范圍做出更為清楚明確的界定。

請參閱圖1至圖3，本發明實施例包括：