[發明專利]濾波器

有效

• 申請號: 201310149249.4
• 申請日: 2013-04-26
• 公開（公告）號: CN103426469A
• 公開（公告）日: 2013-12-04
• 發明（設計）人: 林書玄;王嘉維
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 北京萬慧達知識產權代理有限公司 11111
• 代理人: 于淼;楊穎

技術領域

本發明有關于一種存儲裝置，特別是有關于一種具有低功率以及高密度設計的存儲裝置。

背景技術

對于靜態隨機存取存儲（Static?Random?Access?Memory，SRAM）裝置而言，在位線（bit?lines）上的漏電流影響了功率消耗，且更影響了讀取操作時的讀取范圍。為了能減少在SRAM裝置中位線上的漏電流，耦接每一位線的存儲單元數量受限于所使用的制造程序。舉例來說，65nm以及55nm工藝則要求在每一位線耦接512個存儲單元，且40nm以及28nm工藝則要求在每一位線耦接256個存儲單元。對于28nm工藝而言，將較少數量的存儲單元耦接每一位線可減少在位上的漏電流。然而，較少數量的存儲單元耦接SRAM的每一位線將會降低在存儲單元陣列中的存儲單元密度。在此情況下，SRAM裝置則需要較多的位線來達到期望的存儲數量，且因此需要額外的本地控制電路以及本地輸入/輸出電路，這將增加了SRAM裝置的面積需求。

發明內容

為了解決上面的SRAM的密度與漏電流之間的矛盾的技術問題，本發明特提供一種存儲裝置與控制方法。

本發明提供一種存儲裝置。此存儲裝置包括第一信號線、存儲單元陣列、第一電壓調整電路、以及第二電壓調整電路。存儲單元陣列劃分為第一區域以及第二區域，且包括在第一區域中的多個第一存儲單元以及在第二區域中的多個第二存儲單元。第一存儲單元以及第二存儲單元耦接第一信號線，且第一存儲單元與第二存儲單元中的每一者具有參考節點。第一電壓調整電路用來調整第一存儲單元的參考節點上的電壓。第二電壓調整電路用來調整第二存儲單元的參考節點上的電壓。第一存儲單元的參考節點通過第一電壓調整電路耦接地，且第二存儲單元的參考節點通過第二電壓調整電路耦接地。

本發明另提供一種存儲裝置。此存儲裝置包括位線、第一字線、第二字線、第一存儲單元、第二存儲單元、第一電壓調整電路、以及第二電壓調整電路。第一存儲單元耦接位線以及第一字線。第二存儲單元耦接位線以及第二字線。第一與第二存儲單元中的每一者具有參考節點。第一電壓調整電路用以調整第一存儲單元的參考節點上的電壓。第二電壓調整電路用以調整第二存儲單元的參考節點上的電壓。第一存儲單元的參考節點通過第一電壓調整電路耦接地，且第二存儲單元的參考節點通過第二電壓調整電路耦接地。

本發明又提供一種控制方法，用于存儲裝置。此存儲裝置包括位線以及存儲單元陣列。存儲單元陣列包括耦接位線的多個存儲單元，且存儲單元的每一者具有參考節點。此控制方法包括將存儲單元陣列劃分為第一區域以及第二區域；以及當存儲裝置正在對第一區域執行存取操作時，將在第一區域中的存儲單元的參考節點上的電壓調整為接地的電壓電平，且將在第二區域中的存儲單元的參考節點上的電壓調整為參考電壓電平。參考電壓電平高于接地的電壓電平。

本發明提供的存儲裝置具有高密度的存儲單元以及具有較低的功率消耗。

附圖說明

圖1表示根據本發明的實施例的存儲裝置的布局。

圖2表示在圖1的存儲裝置中的存儲單元陣列的示意圖。

圖3表示在圖1的存儲裝置中的電壓調整電路以及耦接相同位線的存儲單元的示意圖。

圖4表示根據本發明的實施例中圖1的存儲裝置的電壓調整電路。

圖5表示根據本發明另一實施例中圖1的存儲裝置的電壓調整電路。

具體實施方式

在說明書及權利要求書當中使用了某些詞匯來稱呼特定的組件。本領域的技術人員應可理解，硬件制造商可能會用不同的名詞來稱呼同一個組件。本說明書及權利要求書并不以名稱的差異來作為區分組件的方式，而是以組件在功能上的差異來作為區分的準則。在通篇說明書及權利要求書當中所提及的“包含”是開放式的用語，故應解釋成“包含但不限定于”。此外，“耦接”一詞在此是包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表第一裝置可直接電氣連接于第二裝置，或通過其它裝置或連接手段間接地電氣連接到第二裝置。