[發明專利]一種DRAM雙芯片堆疊封裝結構和封裝工藝

有效

• 申請號: 201310142301.3
• 申請日: 2013-04-23
• 公開（公告）號: CN103236425A
• 公開（公告）日: 2013-08-07
• 發明（設計）人: 戶俊華;劉昭麟;栗振超;孟新玲
• 申請（專利權）人: 山東華芯半導體有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/492;H01L21/60
• 代理公司: 濟南泉城專利商標事務所 37218
• 代理人: 丁修亭

1.一種DRAM雙芯片堆疊封裝結構，包括第一芯片（12a）、第二芯片（11a）和設有基板電路的基板（16a），其特征在于，所述第一芯片（12a）貼裝在所述基板（16a）預定位置，且該第一芯片（12a）的有源面為貼裝面的相對面；通過鍵合線與所述基板（16a）電氣連接的中介基板（13a）的第一面與所述第一芯片（12a）電氣連接，而中介基板（13a）上與第一面相對的第二面則與所述第二芯片（11a）的有源面電氣連接。

2.根據權利要求1所述的DRAM雙芯片堆疊封裝結構，其特征在于，所述中介基板（13a）與第一芯片（12a）、第二芯片（11a）間留有填充間隙，從而在填充間隙填充填充劑（111a）并固化后形成填充層。

3.根據權利要求1或2所述的DRAM雙芯片堆疊封裝結構，其特征在于，所述中介基板基于倒裝芯片的線路板，相應地在所述第一面和第二面上形成有用于電氣和機械連接的第一面凸點和第二面凸點。

4.根據權利要求4所述的DRAM雙芯片堆疊封裝結構，其特征在于，所述第一面凸點和第二面凸點為在選定位置沉積形成的錫球。

5.根據權利要求4所述的DRAM雙芯片堆疊封裝結構，其特征在于，所述中介基板內形成由導線構成的傳輸線，傳輸線的起點接有對應的第一面凸點或者第二面凸點，而在傳輸線的末端形成有用于鍵合所述鍵合線的焊盤。

6.根據權利要求5所述的DRAM雙芯片堆疊封裝結構，其特征在于，用作電源線或接地線的所述傳輸線的寬度大于用作信號線的傳輸線的寬度。

7.根據權利要求1所述的DRAM雙芯片堆疊封裝結構，其特征在于，若第一芯片（12a）與第二芯片（11a）尺寸相同，則中介基板（13a）與第一芯片的縱向比為1：1，橫向比為1.05：1~1.15：1；若第一芯片（12a）的尺寸大于第二芯片的尺寸，則中介基板（13a）與第一芯片（12a）的縱向比為1：1，橫向比為1：1。

8.一種DRAM雙芯片堆疊封裝方法，其特征在于，包括以下步驟：

（1）刷膠，匹配第一芯片（12a）在基板（16a）上的貼裝位置進行刷膠，位置精度應控制在15μm內；

（2）貼第一芯片（12a），將第一芯片（12a）有源面的相對面貼裝于所述貼裝位置，上片精度控制在3μm內；

（3）涂敷填充劑，涂敷預定厚度的填充劑于第一芯片（12a）的有源面，并裸露電氣用于電氣連接的部分；

（4）貼中介基板（13a），將中介基板（13a）貼裝在形成填充基層的第一芯片（12a）的有源面上，匹配電氣連接，上片精度控制在3μm內；

（5）涂敷填充劑，涂敷預定厚度的填充劑于中介基板（13a）貼裝第一芯片的（12a）的相對面上，并裸露用于電氣連接的部分；

（6）貼裝第二芯片，將第二芯片（11a）貼裝在中介基板（13a）上，形成電氣連接，上片精度控制在3μm內；

（7）回流焊，完成步驟（6）后的結構體送入回流焊爐進行回流焊，回流焊溫度控制在245℃±2℃，使第一芯片與中介基板以及第二芯片與中介基板間的電氣連接焊接并使填充劑固化；

（8）打線，將中介基板（13a）與基板（16a）用鍵合線匹配連接起來；

（9）塑封；

（10）植球，將錫球焊接在塑封后的封裝體外接點上。

9.根據權利要求8所述的DRAM雙芯片堆疊封裝方法，其特征在于，中介基板（13a）內為銅傳輸線，采用蝕刻工藝成型在線路板上，用于連接第一芯片和第二芯片的表面凸點為錫焊點，采用電鍍方式形成在銅傳輸線的選定節點。