[發明專利]一種低成本高集成度的射頻集成電路器件

有效

• 申請號: 201310135113.8
• 申請日: 2013-04-18
• 公開（公告）號: CN103269208A
• 公開（公告）日: 2013-08-28
• 發明（設計）人: 楊國山;陳濺冰
• 申請（專利權）人: 廈門市雷迅科電子科技有限公司
• 主分類號: H03H7/38
• 分類號: H03H7/38;H03H1/00;H03F3/189
• 代理公司: 廈門龍格專利事務所(普通合伙) 35207
• 代理人: 鄭曉荃

技術領域

本發明涉及集成電路領域，尤其涉及一種低成本高集成度的射頻集成電路器件。

背景技術

隨著無線通信技術的飛速發展，各種射頻集成電路芯片不斷被開發出來。目前，常用的射頻集成電路采用的是下述兩種結構。

一種結構是，射頻集成電路器件僅包含射頻集成電路芯片，將射頻集成電路芯片的輸出阻抗匹配電路設計在射頻集成電路芯片內部。采用該結構可以減小射頻集成電路器件的體積，但是產品適用性較差，需針對不同的應用頻帶重新設計射頻集成電路芯片。

另一種結構是，射頻集成電路器件僅包含射頻集成電路芯片，但是射頻集成電路芯片不包含輸出阻抗匹配電路，輸出阻抗匹配電路設置于印刷電路板上。采用該結構，射頻集成電路器件的成本較低，且可以通過改變印刷電路板，使射頻集成電路器件可以應用于不同頻帶。但是采用該結構，需要包含大量的器件外圍電路，導致外部電路成本較高，且增加了電路面積，不利于當前應用的小型化需求。

發明內容

本發明的目的在于解決現有技術的問題，提供一種低成本高集成度的射頻集成電路器件，解決射頻集成電路產品適用性差的問題。

為達成上述目的，本發明采用如下技術方案：

一種低成本高集成度的射頻集成電路器件，包括相互配合的射頻集成電路芯片、輸出阻抗匹配電路、封裝載體，其中，射頻集成電路芯片的輸入端接外部射頻輸入信號，輸出端接輸出阻抗匹配電路的輸入端，輸出阻抗匹配電路的輸出端接外部電路，封裝載體為射頻集成電路芯片和輸出阻抗匹配電路提供與射頻集成電路器件外部電路進行電氣連接的引腳，且所述的輸出阻抗匹配電路的工作頻率范圍小于或等于射頻集成電路芯片的工作頻率范圍。

具體的，所述的射頻集成電路芯片為射頻功率放大器，其包括：射頻輸入端、輸入匹配電路、第一級放大電路、級間匹配電路、第二級放大電路、射頻輸出端以及有源偏置電路、直流電源輸入端、參考電源輸入端；其中，輸入匹配電路接收射頻集成電路器件外部的射頻輸入信號，并將射頻集成電路器件外部的阻抗匹配到射頻功率放大器的第一級放大電路的輸入端，輸入阻抗匹配電路的輸出端接第一級放大電路的輸入端，第一級放大電路的輸出端接級間匹配電路的輸入端，級間匹配電路的輸出端接第二級放大電路的輸入端，第二級放大電路的輸出端接射頻輸出端；有源偏置電路一端接參考電源輸入端，另一端兩引腳分別接輸入匹配電路和第一級放大電路的結點以及級間匹配電路和第二級放大電路的結點，為第一級放大電路和第二級放大電路提供有源偏置電壓和電流，直流電源輸入端接第一級放大電路和第二級放大電路提供直流電源。

具體的，所述的輸出阻抗匹配電路，包括輸入端、輸出端、選擇支路以及公共支路，所述的選擇支路具有多個選擇端和一個公共端，所述的公共支路具有第一端和第二端兩個連接端，所述的選擇支路的任意一個或多個選擇端連接輸出阻抗匹配電路的輸入端或輸出端，選擇支路的公共端和公共支路的第一端連接，公共支路的第二端連接輸出阻抗匹配電路的輸出端或輸入端。

所述的選擇性支路以及公共支路由不同取值的電感及電容配合構成。

所述的輸出阻抗匹配電路具有前端選擇支路及后端選擇支路，所述的輸出阻抗匹配電路的輸入端接前端選擇支路的任意一個或多個選擇端，前端選擇支路的公共端接公共支路的第一端，公共支路的第二端接后端選擇支路的公共端，后端選擇支路的任意一個或多個選擇端接輸出阻抗匹配電路的輸出端。

所述的前端選擇性支路、后端選擇性支路以及公共支路由不同取值的電感及電容配合構成。所述的射頻集成電路器件的封裝載體為引線框的形式，輸出阻抗匹配電路為集成無源器件,其中，射頻集成電路芯片和集成無源器件放置于封裝載體的引線框載片臺上，射頻集成電路器件的輸入引腳經第一鍵合線或線組連接到射頻集成電路芯片的焊盤上，射頻集成電路芯片的輸出信號焊盤經第二鍵合線或線組連接到集成無源器件的焊盤上輸入信號，集成無源器件的焊盤通過第三鍵合線或線組與射頻集成電路器件的引腳連接輸出信號，第四、第五和第六鍵合線或線組連接射頻集成電路芯片和封裝載體的引腳為射頻集成電路芯片提供電源供電或接地等電氣連接。

采用上述技術方案，本發明采用射頻集成電路芯片和輸出阻抗匹配電路分開的器件結構，有如下優點：針對不同應用頻帶，采用相同的寬帶射頻集成電路芯片，只改變器件上的輸出阻抗匹配電路，避免射頻集成電路芯片的重復開發，有效縮短產品開發周期，降低產品開發成本。同時，由于將射頻集成電路芯片和輸出阻抗匹配電路集成在一個封裝載體上，有效縮小射頻集成電路器件的體積。

附圖說明