[發明專利]TFT閾值電壓補償電路及方法、移位寄存器和顯示裝置

有效

• 申請號: 201310116442.8
• 申請日: 2013-04-03
• 公開（公告）號: CN103219047A
• 公開（公告）日: 2013-07-24
• 發明（設計）人: 梁逸南;馬利飛;皇甫魯江
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: G11C19/28
• 分類號: G11C19/28;G09G3/20
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 黃志華

技術領域

本發明涉及顯示技術領域，尤其涉及一種薄膜晶體管（Thin?Film?Transistor，TFT）閾值電壓補償電路及方法、移位寄存器和顯示裝置。

背景技術

柵極陣列集成電路（Gate-driver?on?Array，GOA）技術能夠利用TFT來實現移位寄存器的電路功能，將移位寄存器集成到像素陣列基板之上。GOA可以與像素基板在同一制程工藝下完成，從而簡化了整個顯示裝置的生產流程。

盡管GOA技術存在上述優點，但其目前存在的問題在于，集成在陣列基板上的移位寄存器對TFT特性的依賴性很高，尤其是TFT的當前閾值電壓對移位寄存器的穩定性影響尤其巨大。這是因為構成移位寄存器的TFT的當前閾值電壓的不均勻性或當前閾值電壓的偏移均會造成移位寄存器誤動作或者失效。

然而，目前針對于低溫多晶硅薄膜晶體管（Low?Temperature?Poly-silicon?Thin?Film?Transistor，LTPS-TFT）的工藝制程尚處于不成熟階段，制作出的LTPS-TFT的當前閾值電壓無法得到有效的保證，各LTPS-TFT的當前閾值電壓存在不一致性，與此同時，LTPS需要對非晶硅薄膜進行晶化，該過程造成LTPS-TFT在玻璃基板內部，當前閾值電壓也會有差異，表現在源漏電流與柵源電壓（I_ds-V_gs）特性曲線上，即為其（I_ds-V_gs）也隨著當前閾值電壓產生偏移；針對非晶硅TFT，在長期工作后，其當前閾值電壓會隨著正應力的影響產生漂移，表現在源漏電流與柵源電壓（I_ds-V_gs）特性曲線上，即為其（I_ds-V_gs）也隨著當前閾值電壓的偏移而產生偏移。

下面通過圖1和圖2中所示的利用LTPS技術制備的處于正常狀態下的和非正常狀態下的N型TFT的I_ds-V_gs轉移特性曲線為例對移位寄存器失效的原因進行說明。其中標號為a的曲線是在源漏電壓為10.1V時得到，反映了薄膜晶體管處于飽和狀態下的轉移特性。標號為b的曲線為源漏電壓在0.1V時得到，反映了薄膜晶體管處在非飽和狀態下的轉移特性。從圖1中可以看到，在非飽和狀態下，當柵源電壓為0V時，其關態電流（也即源漏電流）小于10^-11A，圖2中0V柵源電壓下的關態電流將大于10^-9A。在圖2中的TFT的工作于亞閾工作區，其源漏電流與柵源電壓為指數關系，當柵極的電壓出現一定的擾動后，其關態電流將會有非常大的變化。具有圖2中的特性曲線的TFT組成移位寄存器存在以下兩種問題：首先大的關態電流造成移位寄存器的功耗增大，其次過大的關態電流將可能造成移位寄存器中的存儲電容上的電荷無法得到保持，相關的薄膜晶體管將無法正常關閉，進而造成移位寄存器無法正常工作。

綜上所述，薄膜晶體管的當前閾值電壓偏移現象將嚴重影響薄膜晶體管的正常關閉，進而影響到包含該薄膜晶體管的電路結構的正常工作；在移位寄存器中，若控制信號輸出的薄膜晶體管發生當前閾值電壓不一致或偏移，將直接影響整個移位寄存器的正常輸出。

發明內容

本發明實施例提供了一種TFT閾值電壓偏移補償電路及方法、移位寄存器和顯示裝置，用以解決現有的移位寄存器中由于輸出端的薄膜晶體管當前閾值電壓不一致或偏移而導致無法工作的問題。

本發明實施例提供的具體技術方案如下：

一種薄膜晶體管閾值電壓補償電路，包括：輸入端、與所述薄膜晶體管的源極相連的輸出端、依次串聯的第一至第K電阻、第K可連接鏈接和至少一個第一可連接鏈接，所述K為大于1的正整數；其中，

所述第K可連接鏈接，其與第K電阻對應，設置在所述輸入端與所述輸出端之間，用于在所述薄膜晶體管的當前閾值電壓與設定的標準閾值電壓一致時，導通輸入端和輸出端的連接，在所述薄膜晶體管的當前閾值電壓與設定的標準閾值電壓不一致時，斷開輸入端和輸出端的連接；

所述第一可連接鏈接，設置在位于第k電阻和第k+1電阻之間的串聯節點和所述輸出端之間，用于在所述薄膜晶體管的當前閾值電壓與設定的標準閾值電壓不一致時，斷開或導通輸出端與所述第k電阻的連接，其中，k為大于等于1小于等于K-1的正整數；

第一電阻，其一端和第二電阻的另一端連接，其另一端接地；

第K電阻，其一端連接輸入端，其另一端與第K-1電阻的一端連接；