[發明專利]一種歸并排序結構

無效

• 申請號: 201310106487.7
• 申請日: 2013-03-29
• 公開（公告）號: CN103226464A
• 公開（公告）日: 2013-07-31
• 發明（設計）人: 柴志雷
• 申請（專利權）人: 江蘇復芯物聯網科技有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 無錫盛陽專利商標事務所(普通合伙) 32227
• 代理人: 顧吉云

1.一種歸并排序結構，其特征在于，其包括歸并組件，所述歸并組件包括存儲的隊列，所述隊列連接比較器和輔助控制器，所述輔助控制器上設置有計數所述隊列出隊或入隊操作的計數器。

2.根據權利要求1所述的一種歸并排序結構，其特征在于，所述存儲的隊列包括兩個隊列寄存器，兩個所述隊列寄存器連接所述比較器，兩個所述隊列寄存器分別連接所述輔助控制器。

3.根據權利要求2所述的一種歸并排序結構，其特征在于，?所述比較器采用上升沿觸發。

4.根據權利要求3所述的一種歸并排序結構，其特征在于，所述輔助控制器設置有計數每個所述隊列寄存器的出隊或入隊的計數器。

5.根據權利要求1所述的一種歸并排序結構，其特征在于，所述存儲的隊列包括兩個FIFO，所述輔助控制器包括時序邏輯輔助控制器和組合邏輯輔助控制器，所述時序邏輯輔助控制器和所述組合邏輯輔助控制器分別連接所述FIFO，所述FIFO分別設置有FIFOIN和FIFOOUT端口，所述其中一個FIFO的FIFOOUT端口連接所述另一個FIFO的FIFOIN端口，讀信號口、寫信號口分別連接所述FIFO。

6.根據權利要求5所述的一種歸并排序結構，其特征在于，所述FIFO的FIFOOUT端口分別連接比較器，所述時序邏輯輔助控制器設置有計數所述每個所述FIFO出隊或入隊操作的計數器。

7.根據權利要求6所述的一種歸并排序結構，其特征在于，所述讀信號口和所述比較器通過與門分別連接所述FIFO，通過所述比較器分別處理得到額外讀信號與所述讀信號口讀信號共同控制每個所述FIFO的讀操作。

8.根據權利要求1所述的一種歸并排序結構，其特征在于，所述歸并組件包括兩個及兩個以上，每個所述歸并組件中的所述輔助控制器上還設置有所述歸并組件的輸入輸出切換的組計數器。

9.根據權利要求8所述的一種歸并排序結構，其特征在于，相鄰的兩個所述歸并組件的輸出可以作為下一所述歸并組件的輸入。