[發明專利]一種嵌入式相變化存儲器陣列及制造方法有效

申請號：	201310094151.3	申請日：	2013-03-22
公開（公告）號：	CN103151458A	公開（公告）日：	2013-06-12
發明（設計）人：	陳秋峰;王興亞	申請（專利權）人：	廈門博佳琴電子科技有限公司
主分類號：	H01L45/00	分類號：	H01L45/00;H01L27/24
代理公司：	廈門市新華專利商標代理有限公司 35203	代理人：	李寧;唐紹烈
地址：	361000 福建省廈門市軟***	國省代碼：	福建;35
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	一種嵌入式相變存儲器陣列制造方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及一種嵌入式相變化存儲器陣列及制造方法。

背景技術

相變隨機存儲器具有高讀取速度、低功率、高容量、高可靠度、高寫擦次數、低工作電壓/電流和低成本等特性，適合與CMOS工藝結合，用來作為較高密度的獨立式或嵌入式的存儲器應用。

相變隨機存取存儲器包括具有相變層的存儲節點、連接到該存儲節點的晶體管和與晶體管接的PN結二極管。根據施加到其上的電壓，相變層從結晶態變成非結晶態，或與此相反。當所施加的電壓為設置電壓，相變層從非結晶態變成結晶態。當所施加的電壓為重置電壓，相變層從結晶態轉變成非結晶態。

然而，現有技術相變隨機存儲器制作過程中PN結二極管是由外延硅或選擇性外延硅形成，現有技術相變隨機存儲器的PN結二極管結構，在P型半導體襯底內注入N型離子，形成掩埋N阱；然后，在P型半導體襯底上形成N型外延層；在N型外延層表面摻雜P型離子，形成P型擴散層。

現有技術形成相變隨機存儲器中的PN結二極管采用外延硅或選擇性外延硅作為材料，制造成本昂貴；另外，由于外延硅或選擇外延硅的沉積溫度高，對襯底表面要求高，使制造PN結二極管的工藝復雜，花費時間長；同時，PN結二極管采用在襯底表面堆疊方式形成，其存在材料品質問題。

相變隨機存儲器（PRAM）是通過施加不同大小的特殊脈沖，導致相變材料局部區域因不同溫度而產生非晶態與晶態。然而，相變材料對溫度、加熱電流和加熱時間非常敏感，該因素都可能導致過度寫入狀態，從而導致寫入數據失效。

同時，改變相變化存儲器單元的狀態如晶態與非晶態之間的轉換，需要外加電流來達到加熱的效果，其電流大小與要轉換的相變化存儲器材料的面積和體積有密切關系。改變相變化存儲器單元從設置狀態(即結晶態)到重置狀態(即非結晶態)所需的電流通常大于從重置狀態到設置狀態。對于較成熟的半導體工藝如65nm或大于65nm的工藝，改變到重置狀態需要很大的電流，因此，要把相變化存儲器陣列嵌入到一般的邏輯電路制造工藝如包含數位信號處理器的產品，往往遭遇很大的困難。此外，即使先進的半導體制造工藝如小于或等于45nm工藝，改變相變化存儲器單元所需要的大電流仍然是限制相變化存儲器廣為應用的因素之一。

因此，相對于嵌入式相變化存儲器陣列，降低轉換相變化存儲器單元狀態所需要的電流尤為重要。

發明內容

本發明的目的在于提供一種嵌入式相變化存儲器陣列及制造方法，其制造工藝簡單，且由該方法形成嵌入式相變化存儲器陣列，有效降低轉換相變化存儲器單元狀態所需要的電流。

為達成上述目的，本發明的解決方案為：

一種嵌入式相變化存儲器陣列制造方法，包括以下步驟：

步驟一，在P型半導體襯底上制作晶體管形成硅晶片，通過隔離槽將晶體管隔離，隔離槽中填滿絕緣層，并在晶體管的源極與汲極上設置鎢插塞，源極與汲極上的鎢插塞通過柵氧化層隔離；

步驟二，在鎢插塞、絕緣層及柵氧化層上依次沉積緩沖層和介質層，在介質層上沉積一層光阻層，并在光阻層上對應晶體管汲極位置打開相變化存儲器區域；

步驟三，依次將相變化存儲器區域的介質層和緩沖層蝕刻，使鎢插塞暴露；

步驟四，沉積一層氮化物，填滿相變化存儲器區域并覆蓋在介質層上；

步驟五，執行蝕刻，在相變化存儲器區域側壁形成“斜坡狀”第一側墻，且在鎢插塞上形成第一凹槽；

步驟六，沉積一層氮化物，填滿相變化存儲器區域及第一凹槽；

步驟七，執行蝕刻，在第一側墻上形成“斜坡狀”第二側墻，且在鎢插塞第一凹槽上形成第二凹槽；