[發明專利]錯誤響應電路、半導體集成電路以及數據傳輸控制方法

有效

• 申請號: 201310090628.0
• 申請日: 2013-03-20
• 公開（公告）號: CN103365730A
• 公開（公告）日: 2013-10-23
• 發明（設計）人: 齋藤奈津美;仁茂田永一
• 申請（專利權）人: 富士通半導體股份有限公司
• 主分類號: G06F11/00
• 分類號: G06F11/00
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 朱勝;陳煒

1.一種錯誤響應電路，包括：

分析電路單元，用于對從第一電路區段傳送至第二電路區段的命令進行分析，并且檢測所述第一電路區段與所述第二電路區段之間的數據傳輸的狀態；

響應電路單元，用于依照由所述分析電路單元檢測到的所述數據傳輸的狀態、響應于所述第二電路區段從第一功耗狀態改變至第二功耗狀態來生成錯誤信號，在所述第二功耗狀態中的功耗低于在所述第一功耗狀態中的功耗；以及

切換電路單元，用于當所述第二電路區段處于所述第二功耗狀態時，將由所述響應電路單元所生成的錯誤信號，而不是將響應信號，傳送至所述第一電路區段，所述響應信號響應于所述命令并且被從所述第二電路區段傳送至所述第一電路區段。

2.根據權利要求1所述的錯誤響應電路，其中，當在所述第一電路區段與所述第二電路區段之間的數據傳輸期間所述第二電路區段改變至所述第二功耗狀態時，所述響應電路單元生成所述錯誤信號。

3.根據權利要求1或2所述的錯誤響應電路，其中，當所述第二電路區段處于所述第二功耗狀態并且所述第一電路區段開始數據傳輸時，所述響應電路單元生成所述錯誤信號。

4.根據權利要求1所述的錯誤響應電路，其中，當所述第二電路區段從所述第二功耗狀態返回至所述第一功耗狀態時，所述切換電路單元依照所述第二電路區段處于所述第二功耗狀態時所述數據傳輸的狀態，將由所述響應電路單元所生成的錯誤信號傳送至所述第一電路區段，并且之后，執行切換以使得由所述第二電路區段所生成的響應信號被傳送至所述第一電路區段。

5.根據權利要求1所述的錯誤響應電路，其中，當在所述第一電路區段與所述第二電路區段之間的數據傳輸期間所述第二電路區段改變至所述第二功耗狀態時，所述響應電路單元生成用于臨時推遲所述數據傳輸的等待，并且之后，生成所述錯誤信號。

6.一種半導體集成電路，包括：

第一電路區段，所述第一電路區段為命令源；

第二電路區段，所述第二電路區段為所述命令的目標，并且所述第二電路區段將響應于所述命令的響應信號返回至所述第一電路區段；以及

錯誤響應電路，所述錯誤響應電路對所述命令進行分析并且檢測所述第一電路區段與所述第二電路區段之間的數據傳輸的狀態，所述錯誤響應電路依照所述數據傳輸的狀態、響應于所述第二電路區段從第一功耗狀態改變至第二功耗狀態來生成錯誤信號，并且將所述錯誤信號而不是所述響應信號傳送至所述第一電路區段，在所述第二功耗狀態中的功耗小于在所述第一功耗狀態中的功耗。

7.根據權利要求6所述的半導體集成電路，其中，當在所述第一電路區段與所述第二電路區段之間的數據傳輸期間所述第二電路區段改變至所述第二功耗狀態時，所述錯誤響應電路生成所述錯誤信號。

8.根據權利要求6或7所述的半導體集成電路，其中，當所述第二電路區段處于所述第二功耗狀態并且所述第一電路區段開始數據傳輸時，所述錯誤響應電路生成所述錯誤信號。

9.根據權利要求6所述的半導體集成電路，其中，當所述第二電路區段從所述第二功耗狀態返回至所述第一功耗狀態時，所述錯誤響應電路依照所述第二電路區段處于所述第二功耗狀態時所述數據傳輸的狀態將所生成的錯誤信號傳送至所述第一電路區段，并且之后，執行切換以使得由所述第二電路區段所生成的所述響應信號被傳送至所述第一電路區段。

10.根據權利要求6所述的半導體集成電路，其中，當在所述第一電路區段與所述第二電路區段之間的數據傳輸期間所述第二電路區段改變至所述第二功耗狀態時，所述錯誤響應電路生成用于臨時推遲所述數據傳輸的等待，并且之后，生成所述錯誤信號。

11.一種數據傳輸控制方法，其包括：

對從第一電路區段傳送至第二電路區段的命令進行分析，并且檢測所述第一電路區段與所述第二電路區段之間的數據傳輸的狀態；

依照所檢測到的所述數據傳輸的狀態、響應于所述第二電路區段從第一功耗狀態改變至第二功耗狀態來生成錯誤信號，在所述第二功耗狀態中的功耗低于在所述第一功耗狀態中的功耗；以及

將所述錯誤信號而不是響應信號傳送至所述第一電路區段，所述響應信號響應于所述命令并且被從所述第二電路區段傳送至所述第一電路區段。