[發明專利]基于FPGA芯片的EDA綜合實驗平臺

無效

• 申請號: 201310078117.7
• 申請日: 2013-03-12
• 公開（公告）號: CN103150437A
• 公開（公告）日: 2013-06-12
• 發明（設計）人: 潘梅勇;張愛科;王慧;葛祥友;李瑞娟;孔軼艷
• 申請（專利權）人: 廣西生態工程職業技術學院;柳州職業技術學院
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 柳州市榮久專利商標事務所(普通合伙) 45113
• 代理人: 周小芹

1.一種基于FPGA芯片的EDA綜合實驗平臺，包括核心處理芯片和與該核心處理芯片相連接的外圍電路，其特征在于：所述的核心處理芯片是基于Xilinx?VertexV6-240t的?FPGA芯片，該FPGA芯片用于為實驗平臺提供高性能密集計算的EDA實驗功能，以及用于實現對各種復雜外圍電路的控制。

2.根據權利要求1所述的基于FPGA芯片的EDA綜合實驗平臺，其特征在于：所述的外圍電路含有存儲陣列，該存儲陣列用于接收由FPGA芯片向存儲陣列發出的各種訪問操作命令，該存儲陣列的數據線、地址線、時鐘和訪問控制線分別連接至FPGA芯片上。

3.根據權利要求1所述的基于FPGA芯片的EDA綜合實驗平臺，其特征在于：所述的外圍電路含有LED模塊，所述的LED模塊包括LED燈及其控制電路，LED模塊的控制信號線直接與FPGA芯片相連，以實現FPGA芯片對LED燈的直接驅動及亮燈的顯示控制。

4.根據權利要求1所述的基于FPGA芯片的EDA綜合實驗平臺，其特征在于：所述的外圍電路含有LCD顯示模塊，所述的LCD顯示模塊包括LCD轉換電路，該LCD顯示模塊的一端直接與FPGA芯片相連，以實現接受從FPGA芯片傳過來的數據和地址信號；LCD顯示模塊的另一端與外部的LCD顯示屏連接，實現進行數據格式轉換和訪問控制信號轉換的功能。

5.根據權利要求1所述的基于FPGA芯片的EDA綜合實驗平臺，其特征在于：所述的外圍電路含有VGA模塊，該VGA模塊包括VGA接口電路，所述VGA模塊的信號線與FPGA芯片的I/O端口線直接相連，以實現由FPGA芯片輸出的數據向VGA顯示終端的數據格式和訪問控制信號的轉換。

6.根據權利要求1所述的基于FPGA芯片的EDA綜合實驗平臺，其特征在于：所述的外圍電路含有PCIE接口，該PCIE接口的接口信號線與FPGA芯片的I/O端口線直接相連，以實現FPGA芯片對PCIE進行數據訪問功能。

7.根據權利要求1所述的基于FPGA芯片的EDA綜合實驗平臺，其特征在于：所述的外圍電路含有JTAG接口，該JTAG接口用于完成對EDA綜合實驗平臺中的FPGA芯片進行程序加載和數據訪問的功能，所述的JTAG接口信號線與FPGA芯片的I/O端口線直接相連。

8.根據權利要求1所述的基于FPGA芯片的EDA綜合實驗平臺，其特征在于：所述的外圍電路含有電源模塊，該電源模塊包括電源，電源模塊直接與FPGA芯片相連，用于為FPGA芯片提供電源。

9.根據權利要求1至權利要求8任一權利要求所述的基于FPGA芯片的EDA綜合實驗平臺，其特征在于：所述的外圍電路還含有標準I/O接口，該標準I/O接口用于實現FPGA芯片對外部不同接口電路的訪問與控制。

10.根據權利要求9所述的基于FPGA芯片的EDA綜合實驗平臺，其特征在于：所述的標準I/O接口為24?bit數據線或16?bit地址線或8?bit控制線或1?bit時鐘線，所述的24?bit數據線與FPGA芯片的I/O信號線直接相連，16?bit地址線與FPGA芯片的I/O信號線直接相連，8?bit控制線與FPGA芯片的I/O信號線直接相連，1?bit時鐘線與FPGA芯片的時鐘輸出信號線相連。