[發(fā)明專利]基于ChipScope的EDA調(diào)試過程輔助分析裝置

無效

• 申請?zhí)枺?/td>: 201310078116.2
• 申請日: 2013-03-12
• 公開（公告）號: CN103150436A
• 公開（公告）日: 2013-06-12
• 發(fā)明（設(shè)計）人: 潘梅勇;張愛科;余劍;孔軼艷;葛祥友;李瑞娟
• 申請（專利權(quán)）人: 廣西生態(tài)工程職業(yè)技術(shù)學院;柳州職業(yè)技術(shù)學院
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 柳州市榮久專利商標事務所(普通合伙) 45113
• 代理人: 周小芹

1.一種基于ChipScope的EDA調(diào)試過程輔助分析裝置，其特征在于：包括FPGA測試芯片及外圍輔助電路，所述的FPGA測試芯片用于加載EDA調(diào)試過程中的測試程序；所述的外圍輔助電路包括LED指示燈、測試引腳、存儲芯片、配置芯片、撥碼開關(guān)、電源模塊，各外圍輔助電路分別與FPGA測試芯片相連接。

2.根據(jù)權(quán)利要求1所述的基于ChipScope的EDA調(diào)試過程輔助分析裝置，其特征在于：所述的FPGA測試芯片是基于Xilinx?VertexV6-240t的芯片，該FPGA測試芯片通過JTAG接口與上層PC用戶終端相連，上層PC用戶終端通過JTAG接口將需要調(diào)試的EDA測試程序加載至FPGA測試芯片中。

3.根據(jù)權(quán)利要求1或2所述的基于ChipScope的EDA調(diào)試過程輔助分析裝置，其特征在于：所述的每一個測試引腳均連接至FPGA測試芯片的內(nèi)部測試信號線輸出端口上，實現(xiàn)對FPGA內(nèi)部測試點信號傳輸至測試引腳上的功能，所述FPGA測試芯片的內(nèi)部測試信號線輸出端口固定在FPGA測試芯片的I/O端口上。

4.根據(jù)權(quán)利要求3所述的基于ChipScope的EDA調(diào)試過程輔助分析裝置，其特征在于：所述的LED指示燈通過硬接線的方式與FPGA測試芯片的內(nèi)部測試信號線輸出端口相連，使LED指示燈能夠通過燈的顏色及亮和滅指示FPGA測試芯片的內(nèi)部測試點的信號變化情況。

5.根據(jù)權(quán)利要求4所述的基于ChipScope的EDA調(diào)試過程輔助分析裝置，其特征在于：所述的存儲芯片采用ATmel?24C512芯片，存儲芯片的數(shù)據(jù)線、地址線、芯片片選線、使能線、讀和寫控制線分別直接連接至FPGA測試芯片的I/O端口上。

6.根據(jù)權(quán)利要求5所述的基于ChipScope的EDA調(diào)試過程輔助分析裝置，其特征在于：所述存儲芯片的數(shù)據(jù)線采用具有雙向傳輸功能的數(shù)據(jù)線，用于將存儲芯片中預先存儲的測試程序加載至FPGA測試芯片上，以及將FPGA中的程序下載至存儲芯片中，以實現(xiàn)上層PC用戶終端將FPGA測試芯片的測試程序通過JTAG接口下載至存儲芯片中，以及實現(xiàn)EDA調(diào)試過程輔助分析裝置在掉電的情況下，依然能夠保存之前加載的測試程序。

7.根據(jù)權(quán)利要求6所述的基于ChipScope的EDA調(diào)試過程輔助分析裝置，其特征在于：所述的配置芯片和撥碼開關(guān)分別與FPGA測試芯片的I/O輸入輸出端口和模式選擇端口相連，以實現(xiàn)由外部的撥碼開關(guān)和配置芯片共同決定FPGA測試芯片的工作模式和工作參數(shù)。