[發明專利]移位寄存器、柵極驅動電路、陣列基板以及顯示裝置有效
| 申請號: | 201310071435.0 | 申請日: | 2013-03-06 |
| 公開(公告)號: | CN103198866A | 公開(公告)日: | 2013-07-10 |
| 發明(設計)人: | 馬占潔 | 申請(專利權)人: | 京東方科技集團股份有限公司 |
| 主分類號: | G11C19/28 | 分類號: | G11C19/28;G09G3/20 |
| 代理公司: | 北京中博世達專利商標代理有限公司 11274 | 代理人: | 申健 |
| 地址: | 100015 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 移位寄存器 柵極 驅動 電路 陣列 以及 顯示裝置 | ||
1.一種移位寄存器,其特征在于,包括:
移位寄存器輸入端,包括起始信號輸入端、第一時鐘信號輸入端以及第二時鐘信號輸入端;
預充電電路,響應于起始信號以及第一時鐘信號,輸出第一導通電平以及第二導通電平;
第一拉高電路,所述第一導通電平接入后,響應于所述起始信號以及所述第一時鐘信號的致能電平,輸出高電平;
拉低電路,所述第二導通電平接入后,響應于所述起始信號、所述第一時鐘信號的非致能電平以及第二時鐘信號的致能電平,輸出低電平;
第二拉高電路,所述第二導通電平截止后,輸出高電平;
移位寄存器輸出端,連接于所述第一電平拉高電路、所述拉低電路以及所述第二電平拉高電路的輸出端,輸出電平信號。
2.根據權利要求1所述的移位寄存器,其特征在于,所述第二拉高電路包括:反向電路以及拉高子電路,其中,
反向電路,所述第二導通電平接入后,輸出高電平,所述第二導通電平截止后,輸出低電平;
拉高子電路,響應于所述反向電路輸出的低電平,輸出高電平。
3.根據權利要求1所述的移位寄存器,其特征在于,所述預充電電路包括:第一薄膜晶體管、第二薄膜晶體管、第一節點、第二節點以及第一電容,其中,
第一薄膜晶體管,其柵極連接于第一時鐘信號輸入端,源極連接于起始信號輸入端,漏極連接于所述第二節點;
第二薄膜晶體管,其柵極連接于所述第二節點,源極連接于起始信號輸入端,漏極連接于所述第一節點;
第一節點,用于輸出所述預充電電路的第一導通電平;
第二節點,用于輸出所述預充電電路的第二導通電平;
第一電容,其一端連接于所述第二節點,另一端連接于所述移位寄存器輸出端。
4.根據權利要求3所述的移位寄存器,其特征在于,所述第一拉高電路包括:第三薄膜晶體管,其柵極連接于所述第一節點,源極連接于高電平,漏極連接于所述移位寄存器輸出端。
5.根據權利要求4所述的移位寄存器,其特征在于,所述拉低電路包括:第四薄膜晶體管,其柵極連接于所述第二節點,源極連接于第二時鐘信號輸入端,漏極連接于所述移位寄存器輸出端。
6.根據權利要求2所述的移位寄存器,其特征在于,所述反向電路包括:第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管以及第三節點,其中,
第五薄膜晶體管,其柵極連接于第二節點,源極連接于高電平,漏極連接于所述第三節點;
第六薄膜晶體管,其柵極連接于所述第七薄膜晶體管的源極,源極連接于低電平,漏極連接于所述第三節點;
第七薄膜晶體管,其柵極連接于低電平,源極連接于所述第六薄膜晶體管的柵極,漏極連接于低電平;
第三節點,為所述反向電路的輸出端。
7.根據權利要求6所述的移位寄存器,其特征在于,所述拉高子電路包括:第八薄膜晶體管,其柵極連接于第三節點,源極連接于高電壓,漏極連接于所述移位寄存器輸出端。
8.一種柵極驅動電路,其特征在于,包括如權利要求1至7中任意一項所述的移位寄存器。
9.一種陣列基板,其特征在于,包括如權利要求8所述的柵極驅動電路。
10.一種顯示裝置,其特征在于,包括如權利要求9所述的陣列基板。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于京東方科技集團股份有限公司,未經京東方科技集團股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310071435.0/1.html,轉載請聲明來源鉆瓜專利網。





