[發明專利]降低寄生失配的方法

有效

• 申請號: 201310064512.X
• 申請日: 2013-02-28
• 公開（公告）號: CN103810316B
• 公開（公告）日: 2017-06-16
• 發明（設計）人: 黃超明;李惠宇
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

1.一種降低寄生失配的方法，包括：

利用第一模擬工具通過電阻-電感-電容(RLC)提取機制由第一布局生成第一網表文件，所述第一網表文件包括多個電阻器網絡的電阻值以及電阻器的位置；

通過第二模擬工具對網絡實施V/I測試；

基于所述V/I測試的結果確定所述電阻器的電阻比值是否存在失配；以及

修改所述網絡的連接跡線以生成第二布局。

2.根據權利要求1所述的降低寄生失配的方法，還包括：

接收來自IC加工廠的多個元件模型；以及

基于所述元件模型生成所述第一網表文件。

3.根據權利要求1所述的降低寄生失配的方法，其中：

所述第二模擬工具被配置成分析所述第一布局的節點的電特性；以及

所述第一模擬工具被配置成提取所述第一布局的互連寄生分量。

4.根據權利要求1所述的降低寄生失配的方法，還包括：

從所述第一布局選擇兩個節點；

對所述節點實施所述V/I測試；

提取等效電阻值；以及

通過反向標注方法檢測所述失配。

5.根據權利要求1所述的降低寄生失配的方法，還包括：

在修改所述網絡的連接跡線以生成第二布局的步驟之后，利用所述第一模擬工具通過所述電阻-電感-電容(RLC)提取機制由所述第二布局生成第二網表文件；以及

通過所述第二模擬工具對所述網絡實施所述V/I測試。

6.根據權利要求1所述的降低寄生失配的方法，還包括：

在基于所述V/I測試的結果確定是否存在失配的步驟之后，修改所述網絡的連接跡線的寬度以生成所述第二布局。

7.根據權利要求1所述的降低寄生失配的方法，還包括：

在基于所述V/I測試的結果確定是否存在失配的步驟之后，修改所述網絡的連接跡線的長度以生成所述第二布局。

8.根據權利要求1所述的降低寄生失配的方法，還包括：

對所述第一布局實施設計規則檢查(DRC)測試；以及

對所述第一布局實施布局與原理圖比對(LVS)測試。

9.根據權利要求1所述的降低寄生失配的方法，其中，所述第一網表文件包括：

在所述第一布局中具有矩形形狀的電阻器的四個拐角的坐標；

所述電阻器的寬度；以及

所述電阻器的長度。

10.根據權利要求9所述的降低寄生失配的方法，還包括：

所述電阻器在所述第一布局中的位置；以及

所述電阻器的電阻值。

11.一種降低寄生失配的方法，包括：

通過布局前模擬設定第一電阻器結構和第二電阻器結構之間的第一比值；

將所述第一電阻器結構和所述第二電阻器結構放入布局中；

生成網表文件，所述網表文件包括所述第一電阻器結構和所述第二電阻器結構的寄生參數，其中所述網表文件包括：

所述第一電阻器結構和所述第二電阻器結構的電阻值；和

所述第一電阻器結構和所述第二電阻器結構的X-Y坐標；

通過模擬工具對所述第一電阻器結構實施第一V-I測試從而獲得第一電阻值；

通過所述模擬工具對所述第二電阻器結構實施第二V-I測試從而獲得第二電阻值；

確定基于V-I測試的第二比值與所述第一比值之間是否存在失配；以及

修改包括所述第一電阻器結構和所述第二電阻器結構的布局。

12.根據權利要求11所述的降低寄生失配的方法，還包括：

在確定基于所述V-I測試的第二比值與所述第一比值之間是否存在失配的步驟之后，修改所述第一電阻器結構的互連件的寬度。

13.根據權利要求11所述的降低寄生失配的方法，還包括：

在確定基于所述V-I測試的第二比值與所述第一比值之間是否存在失配的步驟之后，修改所述第一電阻器結構的互連件的長度。