[發明專利]實現淺溝槽隔離的工藝方法

有效

• 申請號: 201310062525.3
• 申請日: 2013-02-27
• 公開（公告）號: CN103137543A
• 公開（公告）日: 2013-06-05
• 發明（設計）人: 白英英;張守龍;張冬芳;陳玉文
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

技術領域

本發明涉及集成電路制造領域，特別涉及一種實現淺溝槽隔離的工藝方法。

背景技術

隨著半導體技術的發展，集成電路的關鍵尺寸越來越小的同時，淺溝槽隔離（Shallow?Trench?Isolation，簡稱STI）的尺寸也越來越小，使得化學氣相沉積（Chemical?Vapor?Deposition，簡稱CVD）對溝槽（trench）的填孔能力要求也越來越高。

請參照圖1a~1e，目前，形成淺溝槽隔離結構的工藝步驟主要包括：

1、在硅襯底101上氧化一定厚度的氧化層102之后生長（Deposition）出SiN層103，參照圖1a；

2、對上述器件進行曝光和蝕刻處理，從而定義出淺溝道隔離凹槽104（STI?Trench），參照圖1b和圖1c；

3、由CVD工藝填充隔離材料105到淺溝道隔離凹槽104中，同時保證淺溝道隔離凹槽104中沒有不合規格的氣泡，參照圖1d；

4、經過STI?CMP（化學機械研磨）去除上述器件表面多余的隔離材料105，參照圖1e；此時，STI隔離層基本形成，可以進行后續工藝以完成芯片的整個制造過程。

由于不斷有新的材料和新的方法出現，來提高CVD的填孔能力。例如：在半導體技術進入65nm節點后，CVD開始引入填孔能力更好的HARP（高度深寬比工藝，英文全稱為High?Aspect?Ratio?Process）薄膜來提高CVD的填孔能力。然而隨著技術節點的縮小，特別是進入22nm以下節點后，可以選用的新材料越來越少，這就需要應用更好的方法來提高溝槽的填孔能力。

發明內容

本發明提供一種實現淺溝槽隔離的工藝方法，以提高淺溝槽隔離的填孔能力。

為解決上述技術問題，本發明提供一種實現淺溝槽隔離的工藝方法，包括：提供硅襯底；對所述硅襯底進行曝光和刻蝕處理，形成第一淺溝槽隔離凹槽；在第一淺溝槽隔離凹槽以外的硅襯底上生長第一SiN層；往所述第一淺溝槽隔離凹槽中填充隔離材料；濕法工藝去除所述第一SiN層；在上述器件表面生長氧化層；在所述氧化層上生長第二SiN層；在上述器件上形成第二淺溝槽隔離凹槽，所述第二淺溝槽隔離凹槽與所述第一淺溝槽隔離凹槽相互對準；往所述第二淺溝槽隔離凹槽中填充隔離材料。

作為優選，在對所述硅襯底進行曝光和刻蝕處理之前，在所述硅襯底表面形成一SiO₂層。

作為優選，對所述硅襯底表面氧化處理形成所述SiO₂層。

作為優選，往所述第一淺溝槽隔離凹槽中填充隔離材料步驟包括：采用CVD工藝將隔離材料填充到所述第一淺溝槽隔離凹槽，并采用CMP工藝去除所述第一SiN層表面多余的隔離材料。

作為優選，采用CMP工藝去除所述第一SiN層表面多余的隔離材料后，還需要清洗硅襯底以去除硅襯底表面殘留的隔離材料。

作為優選，所述第一SiN層的厚度為5nm~25nm。

作為優選，在上述器件上形成第二淺溝槽隔離凹槽步驟包括：采用曝光和刻蝕工藝在氧化層和第二SiN層上形成第二淺溝槽隔離凹槽；濕法工藝擴大所述第二淺溝槽隔離凹槽的寬度。

作為優選，往所述第二淺溝槽隔離凹槽中填充隔離材料步驟包括：采用CVD將隔離材料填充到所述第二淺溝槽隔離凹槽，并采用CMP工藝去除所述第二SiN層表面多余的隔離材料。

作為優選，所述氧化層采用SiO₂。

與現有技術相比，本發明具有以下優點：

1、本發明分兩次進行隔離材料填充，相同工藝條件下，提高了淺溝槽隔離的填充能力，保證隔離材料的隔離效果；

2、不需要引進新材料就可以達到提高填充能力的效果；

3、填充第一淺溝槽隔離凹槽之前，在硅襯底表面沉積第一SiN層作為后續CMP的停止層，可以提高CMP平坦化能力；

4、擴大CMP和CVD設備的使用技術節點范圍，相同的設備可以應用于更低節點技術生產；

5、方法簡單，可以與傳統工藝相融合。

附圖說明

圖1a~1e分別為現有技術中實現淺溝槽隔離的工藝方法中各步驟完成后器件的剖視圖；

圖2a~2k分別為本發明一具體實施方式中實現淺溝槽隔離的工藝方法中各步驟完成后器件的剖視圖；

圖3為本發明一具體實施方式中實現淺溝槽隔離的工藝方法的流程圖。