[發明專利]一種SoC集成的多端口DDR2/3調度器及調度方法有效
| 申請號： | 201310062166.1 | 申請日： | 2013-02-27 |
| 公開（公告）號： | CN103150216A | 公開（公告）日： | 2013-06-12 |
| 發明（設計）人： | 劉波;凌明;梅晨;張陽;武建平;謝震;樊鵬;鄭現慶 | 申請（專利權）人： | 東南大學 |
| 主分類號： | G06F9/50 | 分類號： | G06F9/50 |
| 代理公司： | 南京蘇高專利商標事務所(普通合伙) 32204 | 代理人： | 柏尚春 |
| 地址： | 210096 *** | 國省代碼： | 江蘇;32 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 soc 集成 多端 ddr2 調度 方法 | ||
1.一種SoC集成的多端口DDR2/3調度器，包括傳統調度器，其特征在于，還包括：
調度IP核，串聯在傳統調度器輸入端，確定不同設備的訪存類型，并將不同類型的訪問請求放入傳統調度器內相應的訪存隊列中；
狀態機IP核，串聯在傳統調度器輸出端，對傳統調度器內不同類型的訪存請求進行調度。
2.根據權利要求1所述的SoC集成的多端口DDR2/3調度器，其特征在于，所述調度IP核包括端口查找表和改進型調度器。
3.一種用于權利要求1中所述狀態機IP核的調度方法，其特征在于，包括：
1)將延時敏感型訪存請求調度到命令發射槽的前部；
2)將帶寬敏感型訪存請求按照讀寫DRAM頁/行位置以及可被合成的突發傳輸長度調度到一起；
3)將期限敏感型訪存請求調度到DDR2/3控制器的空閑時間進行處理。
4.一種用于權利要求2中所述改進型調度器的調度方法，其特征在于，包括：
1)首先查詢是否存在即將到期的期限敏感型訪存請求，如果存在則提升一檔優先級，如果不存在轉入第2)步；
2)查詢是否存在延時敏感型訪存請求，如果存在則提升一檔優先級，如果不存在轉入第3)步；
3)查詢是否存在帶寬敏感型訪存請求，如果存在多個帶寬敏感型端口訪存請求，則分析整個帶寬敏感型訪存隊列，充分利用突發傳輸特性，根據訪存地址重新安排各請求先后順序并提升一檔優先級，如果存在單個帶寬敏感型訪存請求，則將其提升一檔優先級；
4)如果當前不存在任何類型的訪問請求，則改進型調度器進入自刷新模式。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于東南大學，未經東南大學許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310062166.1/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種注塑廢料粉碎回收裝置
- 下一篇：一種用于軸承分解與裝配的液壓裝置
