[發明專利]總線電路和半導體裝置

無效

• 申請號: 201310061430.X
• 申請日: 2013-02-27
• 公開（公告）號: CN103377340A
• 公開（公告）日: 2013-10-30
• 發明（設計）人: 川崎貴之;后藤誠司;大谷敬之
• 申請（專利權）人: 富士通半導體股份有限公司
• 主分類號: G06F21/55
• 分類號: G06F21/55
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 陳煒;李德山

技術領域

所公開的技術涉及總線電路和半導體裝置。

背景技術

已知如下的旁信道攻擊（side?channel?attack）：其意圖通過利用各種物理手段從外部觀測系統LIS等的操作情況（例如通過觀測電磁輻射）而獲取LSI的內部信息。作為抵抗旁信道攻擊的技術，可以考慮安裝反相器電路的技術。反相器電路是用于進行原始電路（基本電路）的操作的反操作的電路。如果該反相器電路布置在該基本電路附近，則電磁輻射處于相反的相位，并且相互抵消。因此，對周圍的電磁輻射被減小，并且使從LSI外部觀測LSI內部的操作情況變得困難。假定該基本電路和該反相器電路除了包括諸如晶體管的操作元件之外還包括電線等。

如果在所有的基本電路附近都設置該反相器電路，那么在LSI的整個區域的電磁輻射都相互抵消，并且實現對旁信道攻擊的高抵抗性，然而，電路規模成為問題。因此，為了減小反相器電路的電路規模，可以考慮僅在該基本電路的一部分中安裝反相器電路。例如，在安裝主（master）模塊和從（slave）模塊的半導體裝置（LSI）中，數據總線容易成為旁信道攻擊的目標。因此，可以考慮僅在數據總線中安裝反相器電路。

相關文獻

[專利文獻1]日本公開專利文獻H09-251336

發明內容

然而，總線的電線長度可能變得太長，因此，安裝面積變大，并且，隨著數據總線寬度由于特別是近年來要處理的數據量增加而增加，存在電路規模變大的問題。因此，希望以小的電路規模實現對旁信道攻擊具有高抵抗性的電路。

根據實施例的一方面，提供一種將從一個模塊輸出的多位數據傳輸到另一個模塊的總線電路。該總線電路包括：數據總線；分割電路；反相器電路；輸出電路；以及耦合電路。分割電路被配置為將所述數據分割為多個包括多個位的分割數據，所述多個位的數目等于或小于所述數據總線的位寬度的一半。反相器電路被配置為通過對所述多個分割數據中的每一個進行反相而產生多個反相分割數據。輸出電路被配置為將所述多個分割數據中的每一個以及與所述分割數據中的每一個相對應的所述反相分割數據中的每一個作為數據對輸出。耦合電路被配置為從接收自所述數據總線的所述數據對中提取并耦合所述多個分割數據。

附圖說明

圖1A和圖1B是分別示出安裝有反相器電路的系統LSI的配置示例的圖，其中圖1A示出用于基本電路1的反相器電路的布置的基本配置，而圖1B示出該反相器電路安裝在LSI2中的情況；

圖2A和圖2B是分別示出該反相器電路僅安裝在數據總線中的系統LSI的配置示例的圖，其中圖2A示出用于基本電路1的反相器電路的布置的基本配置，而圖2B示出該反相器電路安裝在LSI2中的情況；

圖3A至圖3C是分別示出安裝有第一實施例的總線電路的半導體裝置（系統LSI）的配置的圖，其中圖3A示出基本電路1的配置，圖3B示出當注意力集中在寫入數據總線上時的配置，而圖3C示出當注意力集中在讀取數據總線上時的配置；

圖4A和圖4B是示出分割電路和耦合電路的電路配置的圖，其中圖4A示出該分割電路的電路配置，而圖4B示出該耦合電路的電路配置；

圖5A和圖5B示出了用于說明在第一實施例的總線電路中當n=8時的操作的配置和時序圖，其中圖5A示出總線電路的配置，而圖5B示出時序圖；

圖6是示出安裝有第二實施例的總線電路的半導體裝置的分割電路的配置的圖；

圖7是示出安裝有第二實施例的總線電路的半導體裝置的耦合電路23的配置的圖；

圖8A和圖8B示出了用于說明當n=8并且反相器電路被禁用時的操作的配置和時序圖，其中圖8A示出總線電路的配置，而圖8B示出時序圖；

圖9是示出安裝有第三實施例的總線電路的半導體裝置的分割電路的配置的圖；

圖10是示出校驗添加電路的電路配置的圖；

圖11是示出安裝有第三實施例的總線電路的半導體裝置的耦合電路的配置的圖；

圖12A和圖12B示出了用于說明第三實施例中當n=8并且反相器電路被啟用時的操作的配置和時序圖，其中圖12A示出總線電路的配置，而圖12B示出時序圖；

圖13A和圖13B是示出示例1的系統的圖，其中圖13A示出寫入數據總線，而圖13B示出讀取數據總線；