[發明專利]一種EEPROM存儲陣列結構及其制造方法

有效

• 申請號: 201310060636.0
• 申請日: 2013-02-26
• 公開（公告）號: CN103151356B
• 公開（公告）日: 2017-08-25
• 發明（設計）人: 胡劍;楊光軍
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;G11C16/04
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 鄭瑋

1.一種EEPROM存儲陣列結構，接收一供電信號，其特征在于，包括：

按行方向和列方向進行陣列分布的多個存儲單元，每個所述存儲單元包括N阱，位于N阱中的漏極、源極，由下至上依次位于漏極上的漏極浮柵和漏極控制柵，由下至上依次位于源極上的源極浮柵和源極控制柵，以及位于N阱上、漏極浮柵和源極浮柵之間的選擇柵，其中，N阱的底部接通到一阱端；

按列方向交替排列的漏極選擇線和源極選擇線，每個所述漏極選擇線和源極選擇線分別將列方向的每個所述存儲單元的漏極和源極連接，其中，所述漏極選擇線和源極選擇線分別接通到一漏信號和一源信號；

按行方向排列的字線選通信號線，每個所述字線選通信號線將行方向的每個所述存儲單元的選擇柵連接，其中，所述字線選通信號線接通到一字線選通信號；

按行方向排列的控制柵線，每個所述控制柵線將行方向的每個所述存儲單元的漏極控制柵和源極控制柵連接，其中，所述控制柵線接通到一控制柵信號。

2.如權利要求1所述的EEPROM存儲陣列結構，其特征在于：所述供電信號的電壓范圍為1～5V。

3.如權利要求2所述的EEPROM存儲陣列結構，其特征在于：所述漏信號和源信號的電壓范圍為-7V～供電信號，所述阱端的電壓范圍為0～供電信號，所述字線選通信號的電壓范圍為(供電信號-1.5)～8V，所述控制柵信號的電壓范圍為-7～8V。

4.如權利要求3所述的EEPROM存儲陣列結構，其特征在于：通過控制所述漏信號、源信號和控制柵信號的電壓大小，將選中的所述存儲單元執行編程操作。

5.如權利要求3所述的EEPROM存儲陣列結構，其特征在于：通過控制所述字線選通信號和控制柵信號的電壓大小，將選中的同一行方向的所有存儲單元執行擦除操作。

6.如權利要求4或5所述的EEPROM存儲陣列結構，其特征在于：執行所述編程操作或擦除操作時，所述阱端的電壓為0V。

7.如權利要求3所述的EEPROM存儲陣列結構，其特征在于：通過控制所述源信號、漏信號、字線選通信號和控制柵信號的電壓大小，將選中的所述存儲單元執行讀操作。

8.如權利要求7所述的EEPROM存儲陣列結構，其特征在于：執行所述讀操作時，所述阱端為供電信號。

9.如權利要求1所述的EEPROM存儲陣列結構，其特征在于：每個所述存儲單元還包括金屬孔，每個所述存儲單元連接的源極選擇線和漏極選擇線分別通過一個金屬孔與源極和漏極連接，每個所述金屬孔通過金屬線引出，列方向相鄰的兩個所述存儲單元的源極選擇線或漏極選擇線共享同一條金屬線。

10.如權利要求1所述的EEPROM存儲陣列結構，其特征在于：每個所述存儲單元還包括一半導體襯底，所述半導體襯底上形成所述N阱。