[發明專利]數據傳輸的控制方法及裝置

在審

• 申請號: 201310057681.0
• 申請日: 2013-02-22
• 公開（公告）號: CN103164369A
• 公開（公告）日: 2013-06-19
• 發明（設計）人: 劉京芝
• 申請（專利權）人: 深圳市硅格半導體有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28
• 代理公司: 深圳市世紀恒程知識產權代理事務所 44287
• 代理人: 胡海國

技術領域

本發明涉及數字通信技術領域，尤其涉及一種數據傳輸的控制方法及裝置。

背景技術

USB3.0(Universal?Serial?BUS3.0)協議支持雙工通信，理論帶寬達到雙向8Gb/s，要求很高的系統帶寬。目前實現方式，存儲數據與協議數據，在MCU控制下讀入緩存buffer，然后被解析。由于協議數據很短，且讀/寫頻率較高，因此，會造成帶寬浪費，降低系統性能，不能最大發揮USB3.0的高速性能。而DMA傳輸方式無需CPU直接控制傳輸，也沒有中斷處理方式那樣保留現場和恢復現場的過程，在DMA控制器的控制下，數據在存儲設備與外部設備之間直接傳輸，極大的提高了數據傳輸的效率。這樣，如果將USB3.0與DMA控制器結合可實現數據更快速的傳輸，充分發揮USB3.0的最大性能。而目前，DMA控制器需要硬件電路識別存儲數據然后向CUP發送指令請求獲得系統總線控制權，CPU需要實時監測DMA控制器請求狀態并在運行完當前周期后才響應DMA請求，再啟動DMA控制數據傳輸，增加電路成本和硬件復雜度，且不夠靈活。

發明內容

本發明的主要目的在于提供一種數據傳輸的控制方法，旨在通過虛地址軟硬件結合實現DMA機制自動啟動，控制數據在存儲設備與外部設備之間快速、高效傳輸。

為了實現發明目的，本發明提出一種數據傳輸的控制方法，包括以下步驟：

S01、接收到數據傳輸指令時，根據數據大小配置虛擬目標地址；

S02、判斷配置的虛擬目標地址是否大于第一預值；若是，則執行步驟S03，否則執行步驟S04；

S03、啟動DMA機制控制數據傳輸；

S04、由CPU控制數據傳輸。

優選地，所述在執行步驟S03或S04之后還包括：

S05、將傳輸的數據存儲至虛擬目標地址對應的實際目標地址中。

優選地，所述根據數據配置虛擬目標地址的同時還包括：配置一偏移地址。

優選地，所述在執行步驟S03或步驟S04之后還包括：

S06、將傳輸的數據存儲至虛擬目標地址減去偏移地址后的新地址所對應的實際目標地址中。?

本發明還提供一種數據傳輸的控制裝置，其特征在于，包括：

分析控制模塊，用于接收到數據傳輸指令時，根據數據大小配置虛擬目標地址；

判斷模塊，用于判斷配置的虛擬目標地址是否大于第一預值；

處理模塊，用于當虛擬目標地址大于第一預值時，啟動DMA機制控制數據傳輸；當虛擬目標地址小于等于第一預值時，由CPU控制數據傳輸。

優選地，還包括：

第一存儲模塊，用于將傳輸的數據存儲至虛擬目標地址對應的實際目標地址中。

優選地，所述根據數據配置虛擬目標地址的同時還包括：配置一偏移地址。

優選地，還包括：

第二存儲模塊，用于將傳輸的數據存儲至虛擬目標地址減去偏移地址后的新地址所對應的實際目標地址中。?

本發明通過接收到數據傳輸指令時，根據傳輸數據的大小配置虛擬目標地址，然后判斷該虛擬目標地址是否大于第一預值，當虛擬目標地址大于第一預值時則啟動DMA機制控制數據傳輸，當虛擬目標地址小于等于第一預值時則由CPU控制數據傳輸。本發明能夠實現DMA機制自動啟動，控制數據在存儲設備與外部設備之間快速、高效傳輸，減少CPU資源占用，提高系統性能，并且實現簡單。

附圖說明

圖1是本發明數據傳輸的控制方法第一實施例的流程圖；

圖2是本發明數據傳輸的控制方法第二實施例的流程圖；

圖3是本發明數據傳輸的控制裝置第一實施例的結構示意圖；

圖4是本發明數據傳輸的控制裝置第二實施例的結構示意圖。

本發明目的的實現、功能特點及優點將結合實施例，參照附圖做進一步說明。

具體實施方式

應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。

參照圖1及圖2，圖1是本發明數據傳輸的控制方法第一實施例的流程圖；圖2是本發明數據傳輸的控制方法第二實施例的流程圖。如圖1及圖2所示，該方法包括以下步驟：

步驟S01、接收到數據傳輸指令時，根據數據大小配置虛擬目標地址；

步驟S02、判斷配置的虛擬目標地址是否大于第一預值；若是，則執行步驟S03，否則執行步驟S04；

步驟S03、啟動DMA機制控制數據傳輸；

步驟S04、由CPU控制數據傳輸。