[發(fā)明專利]一種應(yīng)用于地磁測(cè)量的高精度ADC及其模擬前端電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201310051364.8
• 申請(qǐng)日: 2013-02-16
• 公開(kāi)（公告）號(hào): CN103997341B
• 公開(kāi)（公告）日: 2017-12-19
• 發(fā)明（設(shè)計(jì)）人: 況西根;田鑫
• 申請(qǐng)（專利權(quán)）人: 蘇州市靈矽微系統(tǒng)有限公司
• 主分類號(hào): H03M1/10
• 分類號(hào): H03M1/10
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

技術(shù)領(lǐng)域

本發(fā)明涉及一種電路結(jié)構(gòu)，特別涉及CMOS磁場(chǎng)傳感器及其它低噪聲傳感器讀出電路領(lǐng)域，屬于微電子領(lǐng)域。

背景技術(shù)

現(xiàn)有的地磁傳感器器件絕大部分使用非標(biāo)準(zhǔn)CMOS器件，比如GMR(巨磁電阻)器件和基于MEMS(微機(jī)械加工技術(shù))的器件，因此這些傳感器的成本受到集成電路非標(biāo)準(zhǔn)工藝制造和封裝質(zhì)量的影響，而且傳感器與后處理集成電路制造不兼容，也影響了整個(gè)地磁傳感器的性能，這樣為了實(shí)現(xiàn)高性能的地磁傳感器，導(dǎo)致系統(tǒng)成本非常高。

基于標(biāo)準(zhǔn)CMOS工藝的地磁傳感器是克服非標(biāo)地磁器件缺點(diǎn)和降低系統(tǒng)成本的一種非常有效的解決辦法，基于CMOS工藝的霍爾磁阻器件的地磁傳感器，是本發(fā)明中的基礎(chǔ)器件。但是霍爾磁阻器件在標(biāo)準(zhǔn)CMOS工藝制造中，受到不同硅基晶相應(yīng)力和溫度變化的影響，產(chǎn)生很大的隨機(jī)失調(diào)電壓，降低了磁場(chǎng)向電壓轉(zhuǎn)換的精度，并且CMOS工藝中場(chǎng)效應(yīng)晶體管在生產(chǎn)中由于離子機(jī)注入濃度的偏差，器件的本征失調(diào)電壓也很大，因此直接把磁阻器件與普通的CMOS讀出電路連接，是不能有效實(shí)現(xiàn)地磁傳感器系統(tǒng)的功能。目前很多研究工作在解決這方面的問(wèn)題，提出了很多校正電路，比如電流平均法，器件平均法等。這些辦法可以有效地抑制磁傳感器的失調(diào)電壓，可是傳感器讀出電路由于場(chǎng)效應(yīng)晶體管的失調(diào)電壓等因素的影響，也決定了整個(gè)地磁傳感器系統(tǒng)的精度，因此也需要校正電路去抑制讀出電路的失調(diào)電壓，目前普遍采用的辦法都是斬波或者相關(guān)雙采樣技術(shù)去消除電路的失調(diào)電壓和電路本征噪聲。由于磁傳感器和讀出電路的校正方法互不關(guān)聯(lián)，而且解決問(wèn)題的思路不一樣，因此實(shí)現(xiàn)這些誤差和校正的代碼之間沒(méi)有一致性，導(dǎo)致實(shí)現(xiàn)的系統(tǒng)非常復(fù)雜。通常為了實(shí)現(xiàn)不同的精度需求只能分別流片制造。本發(fā)明開(kāi)發(fā)的一種能夠用相同的校正代碼同時(shí)實(shí)現(xiàn)傳感器和讀出電路的校正的模擬前端電路，可以有效地降低制造成本和簡(jiǎn)化系統(tǒng)設(shè)計(jì)。

發(fā)明內(nèi)容

本發(fā)明的目的是設(shè)計(jì)一種CMOS磁場(chǎng)傳感器可配置精度的模擬前端電路，其中的CMOS地磁傳感器和讀出電路共享同一個(gè)校正電路。本發(fā)明可以降低產(chǎn)品的系統(tǒng)設(shè)計(jì)和成本。本發(fā)明的集成電路基于標(biāo)準(zhǔn)CMOS制造工藝的器件，因此它的成本和可靠性是非常有競(jìng)爭(zhēng)力的。

圖1是本發(fā)明提出的整個(gè)模擬前端電路結(jié)構(gòu)。101是標(biāo)準(zhǔn)CMOS工藝的地磁傳感器，102是紋波抑制的低噪聲放大器，103是增量累加型ADC，104是時(shí)鐘相位控制與校正單元，105是溫度補(bǔ)償單元。101根據(jù)器件所處的位置，把當(dāng)?shù)氐拇艌?chǎng)信號(hào)轉(zhuǎn)換成微弱的電壓信號(hào)，然后通過(guò)102把信號(hào)放大到103能夠辨識(shí)的幅度，然后103轉(zhuǎn)換成數(shù)字信號(hào)。與此同時(shí)，105把器件當(dāng)時(shí)的溫度信息傳送給104，104產(chǎn)生了溫度補(bǔ)償過(guò)的時(shí)鐘校正頻率和相位去抑制101和102的失調(diào)電壓。本發(fā)明提出的電路結(jié)構(gòu)通過(guò)主頻時(shí)鐘內(nèi)插入不同個(gè)相位來(lái)調(diào)整磁傳感器的精度。

磁阻傳感器的輸出電壓可以通過(guò)傅立葉級(jí)數(shù)展開(kāi)：

V＝a₀+a₁cosφ+a₂cos2φ+a₃cos3φ+b₁sinφ+b₂sin2φ+b₃sin3φ+...

為了得到a_k和b_k，可以通過(guò)主頻時(shí)鐘內(nèi)插n個(gè)相位，而n個(gè)相位取決于磁傳感器的精度需求，另外時(shí)鐘的相位精度受到相位發(fā)生電路的精度限制，包括了電路的工作溫度，時(shí)鐘抖動(dòng)和電路的相位噪聲。圖2是整個(gè)時(shí)鐘發(fā)生器與時(shí)鐘相位控制單元電路，包括了106是低相位噪聲時(shí)鐘發(fā)生器，105是溫度補(bǔ)償電路單元，107是任意整數(shù)分頻器，108是時(shí)鐘內(nèi)插相位電路，109是時(shí)鐘占空比調(diào)節(jié)電路。

發(fā)明中還使用了斬波放大器和片內(nèi)紋波抑制環(huán)路，以消除放大器本身的噪聲和器件失調(diào)。斬波放大器是通過(guò)頻率調(diào)制把噪聲和失調(diào)電壓搬移到斬波頻率上的，雖然整個(gè)電路的噪聲大大降低了，但是殘存的失調(diào)電壓紋波依然對(duì)整個(gè)放大器電路有很大的影響。特別當(dāng)放大器的增益很大的時(shí)候，也會(huì)把殘存的失調(diào)電壓放大輸出至103，因此降低了整個(gè)傳感器讀出電路的精度。一般的方法是片外增加濾波電容，但是這樣會(huì)增加芯片的輸出管腳和芯片的外圍元器件。如圖3所示，109是片內(nèi)紋波抑制電路。本發(fā)明在低噪聲放大器中使用了109，這可以更有效地降低芯片成本。109在整個(gè)放大器中處于負(fù)反饋回路，而該反饋回路可以有效地調(diào)節(jié)紋波的幅度大小，同時(shí)受到104輸出頻率控制109的帶寬，從而使斬波放大器電路與磁傳感器使用相同的104。