[發(fā)明專利]一種應(yīng)用于地磁測(cè)量的高精度ADC及其模擬前端電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201310051364.8
• 申請(qǐng)日: 2013-02-16
• 公開（公告）號(hào): CN103997341B
• 公開（公告）日: 2017-12-19
• 發(fā)明（設(shè)計(jì)）人: 況西根;田鑫
• 申請(qǐng)（專利權(quán)）人: 蘇州市靈矽微系統(tǒng)有限公司
• 主分類號(hào): H03M1/10
• 分類號(hào): H03M1/10
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.一種時(shí)鐘頻率和相位可配置的模擬前端電路結(jié)構(gòu)，其特征在于，該電路結(jié)構(gòu)包括一個(gè)CMOS磁傳感器、一個(gè)紋波抑制環(huán)路的低噪聲放大器、一個(gè)積分累加型模數(shù)轉(zhuǎn)換器、一個(gè)時(shí)鐘相位控制與校正單元和一個(gè)溫度補(bǔ)償電路；所述的CMOS磁傳感器輸出連接到低噪聲放大器的輸入，然后低噪聲放大器的輸出連接到積分累加型ADC的輸入，時(shí)鐘相位控制與校正單元的輸出分別連接到CMOS磁傳感器，低噪聲放大器和積分累加型ADC，溫度傳感器的輸出連接到時(shí)鐘相位控制與校正單元，其中該結(jié)構(gòu)利用時(shí)鐘頻率和相位去控制CMOS磁傳感器和低噪聲放大器的失調(diào)和噪聲大小；磁傳感器校正電路的時(shí)鐘頻率與紋波抑制電路的時(shí)鐘頻率是整數(shù)倍關(guān)系。

2.一種用于CMOS磁傳感器的可配置精度的模擬前端電路，其特征在于包括下列功能電路和工藝方法：

磁傳感器是基于標(biāo)準(zhǔn)CMOS工藝；

紋波抑制電路是片上電路實(shí)現(xiàn)，不依賴芯片外部無(wú)源器件；

紋波抑制電路基于時(shí)鐘電路的開關(guān)電容技術(shù)，磁傳感器校正電路的時(shí)鐘頻率與紋波抑制電路的時(shí)鐘頻率是整數(shù)倍關(guān)系；

整個(gè)時(shí)鐘相位控制與校正電路的實(shí)現(xiàn)包括了時(shí)鐘電路，溫度補(bǔ)償電路，分頻電路，相位內(nèi)插電路和占空比校正電路，利用時(shí)鐘頻率和相位去控制CMOS磁傳感器和低噪聲放大器的失調(diào)和噪聲大小；

增量累加型ADC的分辨率與時(shí)鐘相位數(shù)相關(guān)聯(lián)，是可編程配置。