[發明專利]偏壓生成電路和差動電路

在審

• 申請號: 201310048328.6
• 申請日: 2013-02-06
• 公開（公告）號: CN103312282A
• 公開（公告）日: 2013-09-18
• 發明（設計）人: 井上文裕
• 申請（專利權）人: 三美電機株式會社
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 曾賢偉;范勝杰

技術領域

本發明涉及偏壓生成電路和具有該偏壓生成電路的差動電路，所述偏壓生成電路用于生成向流過可變的偏流的差動電路的電流源供給的偏壓。

背景技術

在專利文獻1中公開了這樣的偏置電路：其調整施加到恒流型負載MOSFET的柵極的偏壓，以使得即使差動電路的偏流發生變化，構成差動電路的輸入差動MOSFET也不會變成非飽和。

現有技術文獻

專利文獻1：日本特開平7-212185號公報

但是，在差動電路具有串疊（cascode）級的情況下，當改變差動電路的偏流時，構成差動電路的各晶體管的動作電壓的余量（margin）會降低，因此，有時難以充分發揮差動電路的功能。例如，隨著所述余量降低，有時難以確保用于使構成差動電路的各晶體管在飽和區域工作的工作點，并且難以確保差動電路的輸出電壓范圍。

發明內容

因此，本發明的目的在于提供一種能夠充分發揮具有串疊級的差動電路的功能的偏壓生成電路以及具備該偏壓生成電路的差動電路。

為了達成上述目的，本發明提供一種偏壓生成電路以及具有該偏壓生成電路的差動電路，

所述偏壓生成電路用于生成向流過可變的偏流的差動電路的電流源供給的偏壓，其特征在于，該偏壓生成電路具備：

第一電流源，其一端連接于第一電源；

二極管接法的第一晶體管，其連接于所述第一電流源的另一端；

第二晶體管，其連接于所述第一晶體管與第二電源之間，并具有與所述第一晶體管的控制電極連接的控制電極；

第二電流源，其一端連接于所述第一電源；

第三晶體管，其連接于所述第二電流源的另一端；

第四晶體管，其連接于所述第三晶體管與所述第二電源之間，并具有與所述第二電流源連接的控制電極；

第一輸出點，其連接于所述第一晶體管的控制電極與所述第三晶體管的控制電極，用于輸出第一偏壓；

第二輸出點，其連接于所述第四晶體管的控制電極與所述第二電流源，用于輸出第二偏壓；以及

偏壓調整電路，其用于根據控制輸入來調整所述第一偏壓。

為了達成所述目的，本發明提供一種偏壓生成電路以及具有該偏壓生成電路的差動電路，

所述偏壓生成電路用于生成向流過可變的偏流的差動電路的電流源供給的偏壓，其特征在于，該偏壓生成電路具備：

電流源，其一端連接于第一電源；

電阻，其一端連接于所述第一電流源的另一端；

第一晶體管，其一端連接于所述電阻的另一端；

第二晶體管，其一端連接于所述第一晶體管的另一端，該第二晶體管的另一端連接于第二電源；

第一輸出點，其連接于所述電阻的一端與所述第一晶體管的控制電極，用于輸出第一偏壓；

第二輸出點，其連接于所述電阻的另一端與所述第二晶體管的控制電極，用于輸出第二偏壓；以及

偏壓調整電路，其用于根據控制輸入來調整所述第一偏壓和所述第二偏壓。

根據本發明，能夠充分發揮具有串疊級的差動電路的功能。

附圖說明

圖1是作為差動電路的一例的運算放大器的一個構成例。

圖2是作為差動電路的一例的運算放大器的一個構成例。

圖3是運算放大器的偏壓生成電路的一個構成例。

圖4是運算放大器的偏壓生成電路的一個構成例。

圖5是運算放大器的偏壓生成電路的一個構成例。

圖6是運算放大器的偏壓生成電路的一個構成例。

符號說明

1～4：偏置電路（偏壓生成電路的示例）

11、13：偏流源

12、15：差動輸入對

14、17：差動輸入電路

16、19：差動輸出電路

18、22：NMOS串疊式電流源

20、21：PMOS串疊式電流源

31、32、41、42、51、52、61、62：電流源

70：控制部

91～98：串疊電路

101、102：運算放大器

具體實施方式

下面，根據附圖對本發明的實施方式進行說明。另外，在各圖中，柵極帶有圓圈標記的晶體管表示P溝道型MOSFET，柵極沒有帶圓圈標記的晶體管表示N溝道型MOSFET。