[發明專利]一種SIP芯片測試平臺和方法

有效

• 申請號: 201310045045.6
• 申請日: 2013-02-05
• 公開（公告）號: CN103969572B
• 公開（公告）日: 2017-05-17
• 發明（設計）人: 陳永耀;吳釗鋒
• 申請（專利權）人: 泰斗微電子科技有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種SIP芯片的測試平臺和方法，尤其是涉及一種把射頻和基帶封裝在同一個芯片中的SIP芯片的測試平臺和測試方法。

背景技術

針對SIP芯片測試的問題，目前已有一些手段來測試，例如在基板上搭載半導體芯片、在基板上構成內部布線、使用半導體上的外部端子等方式來測試裸片的好壞。然而，這種方式需要各種精密的儀器設備做支持，操作復雜，而且只能測試其完好性和性能，不能完全保證在芯片封裝好之后的性能，在封裝好的芯片出現問題時，無法排查內部具體引起問題的原因，從而影響了對封裝后芯片的測試效果。

因此，需要一種能夠針對測試SIP芯片性能的測試平臺和方法，尤其是把基帶和射頻封裝在同一芯片中的SIP芯片的測試平臺及方法，能夠在SIP芯片的性能變差的情況下，查找到引起問題的原因，分析是SIP工藝帶來的性能的差異、還是芯片的其他地方帶來的影響。

發明內容

本發明的目的是提供一種SIP芯片測試平臺，至少包括一個電源控制模塊，一個輔助測試基帶，一個輔助測試射頻，待測SIP芯片和一個連通控制模塊，所述待測SIP芯片至少包括一個射頻和一個基帶，所述電源控制模塊給所述輔助測試基帶、輔助測試射頻和待測SIP芯片供電，所述連通控制模塊控制所述待測SIP芯片的射頻、基帶、所述輔助測試基帶、所述輔助測試射頻之間的連通。

更進一步，所述電源控制模塊通過控制所述輔助測試基帶、所述輔助測試射頻和所述待測SIP芯片的基帶和射頻的供電來控制其組合工作測試狀態。

更進一步，所述連通控制模塊控制連通待測SIP芯片的基帶和射頻。

更進一步，所述連通控制模塊控制連通待測SIP芯片的基帶和所述輔助測試射頻。

更進一步，所述連通控制模塊控制連通待測SIP芯片的射頻和所述輔助測試基帶。

更進一步，所述射頻和基帶為GNSS射頻和基帶。

本發明還提供一種SIP芯片測試方法，所述方法包括，

第一步，待測SIP芯片工作，判斷性能是否正常，是，則結束測試，否，則進入下一步；

第二步，將待測SIP芯片的射頻與輔助測試基帶組合工作，判斷性能是否正常，否，則進入下一步，是，則將待測SIP芯片的基帶通電工作，判斷性能是否仍正常，是，則輸出測試結果，結束測試，否，則進入下一步；

第三步，將待測SIP芯片的基帶于輔助測試射頻組合工作，判斷性能是否正常，并輸出測試結果，結束測試。

更進一步，將單個基帶、射頻組合工作時的整體測試性能作為SIP芯片測試方法的測試基準，來判斷SIP芯片測試時性能是否正常。

采用本發明的技術方案后，解決了系統級測試芯片的性能和排查引起芯片性能變差的原因測試問題，能繞過操作繁瑣、成本較高的芯片級測試，用簡單的方式確定SIP芯片內部的具體引起問題的原因，且該測試平臺具有結構簡單、操作易行、且開發成本低，可靈活應用等特點。

附圖說明

圖1是本發明實施例平臺結構框圖；

圖2是本發明實施例方法流程圖。

具體實施方式

為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。

本測試平臺的測試方法基本原理如下：首先對進行封裝之前的基帶和射頻芯片的組合工作情況進行全面評估，測試單個基帶和射頻組合工作時的整體性能，對測試的性能進行詳細記錄，把此測試性能做為SIP封裝后的性能測試基準。對SIP封裝后的芯片進行測試時，使用本測試平臺進行的測試都記錄對應的性能參數，與SIP封裝前的性能對比，考查其性能是否會比封裝之前的性能差。

本發明提出一種SIP芯片測試平臺，如圖1所示，包括電源控制模塊101，輔助測試基帶102、輔助測試射頻103、連通控制模塊104、待測SIP芯片105，其中，待測SIP芯片105中包含一個射頻106和一個基帶107。輔助測試基帶102、輔助測試射頻103、待測SIP芯片105的工作電源都可以通過電源控制模塊101單獨控制，實現測試平臺不同的工作狀態需要，而連通控制模塊104則可以通過自動或手動的方式進行控制，因此，連通控制模塊104可以是不需要接通電源的，此結構表達的是一個不需要電源工作的連通控制模塊。而圖中的三個雙向箭頭表示可控制的連接，即，雙向箭頭的兩端是可以實現通信的，而這種通信則是通過連通控制模塊104來根據具體的測試需要控制連接狀態。