[發明專利]一種水平全限制相變量子點相變機理的檢測方法

無效

• 申請號: 201310038944.3
• 申請日: 2013-01-31
• 公開（公告）號: CN103105325A
• 公開（公告）日: 2013-05-15
• 發明（設計）人: 付英春;王曉峰;季安;楊富華
• 申請（專利權）人: 中國科學院半導體研究所
• 主分類號: G01N1/28
• 分類號: G01N1/28;G01N23/04
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 宋焰琴

技術領域

本發明涉及微納米電子技術領域，特別涉及一種水平全限制相變量子點相變機理的檢測方法。

背景技術

高新技術產業和基礎服務設施的加速發展對于快速計算和高效存儲的要求越來越高，而CPU處理能力的提升對存儲芯片的速度和功耗的依賴性越來越顯著，因此如何發展高效存儲成為未來急需突破的關鍵技術之一。與目前大多數的存儲器相比，相變存儲器(Phase?Change?Random?Access?Memory，PCRAM)具有非揮發性、器件尺寸小、功耗低、讀取速度快、抗輻照、能實現多級存儲以及與現有的CMOS工藝兼容等諸多優點，被認為是最有可能成為未來主流存儲的半導體存儲器之一。

PCRAM以硫系化合物為存儲介質，依靠電流的熱效應控制相變材料在晶態(低阻)和非晶態(高阻)之間轉化實現信息的寫入與擦除，依靠探測存儲區域電阻的變化實現信息的讀出。2012年國際固態電路會議(ISSCC)上三星電子發表采用20nm工藝制程的8Gbit?PCRAM元件。2011年中科院上海微系統所成功開發出中國首款具有自主知識產權的8Mbit的PCRAM芯片。目前，相變存儲器要實現大規模商用化還面臨著許多問題，其中最主要問題是操作電流過大，對驅動電路的要求較高，限制了存儲功耗的降低、存儲速度的提升和存儲密度的提高。對于PCRAM操作電流過大的技術瓶頸，解決的方法多集中在研發具備更優相變特性的相變材料、設計具有更小有效相變體積的器件結構，以及研發更高效率、更低成本的高精度制備工藝等三個方面。目前，PCRAM的垂直結構由于具有更高集成度的優點而成為目前市場的主流結構，但由于難以對垂直結構的器件失效機制進行有效分析，因此，垂直結構的研發進展更多地是依賴于更高精度的器件結構制備技術的進步。另一方面，常規的對新相變材料的測試方法仍然面臨兩方面的局限：一、非透射電子顯微鏡(TEM)原位檢測方法獲得的實驗結果是滯后的、靜態的，不能夠充分反映相變過程的動態變化；二、現有的TEM原位檢測方法不能夠實現相變材料量子點在水平電極間的全限制結構，檢測的結果以及相關結論對垂直結構的適用性差，并且多數的水平器件制備是基于納米線的生長等方法，不僅研發成本高、有效相變區域大，而且制備率低、定位精度差、工藝容限性差，難以實現不同相變材料相同結構的制備工藝兼容。

發明內容

為了尋找經濟高效的多種相變材料，我們提出本發明構思。

本發明的主要目的在于提供一種水平全限制相變量子點相變機理的檢測方法，該方法通過多種相變材料在水平金屬電極間的高精度自對準制備，采用TEM實時檢測、記錄加電脈沖后器件的相變過程，能夠從實驗層面近似地模擬相同尺寸下垂直結構PCRAM的相變過程，為研發具有垂直結構的PCRAM的器件工作機制、失效機制提供有效的技術參考，從而實現更高存儲密度、更低功耗、更高可靠性、更低成本的目的。

為達到上述目的，本發明利用光刻工藝、薄膜淀積工藝、干法刻蝕工藝、濕法腐蝕工藝和腐蝕剝離工藝相結合，實現納米尺度相變材料在水平電極間的自對準制備，并采用TEM對相變過程進行實時監控。

具體地，本發明涉及一種水平全限制相變量子點相變機理的檢測方法，該方法包括：

步驟1：在襯底101上生長一層抗腐蝕的電熱絕緣材料層102，在該電熱絕緣材料層102上依次淀積相變材料層103和犧牲材料層104；

步驟2：在犧牲材料層104上制備出縱向的條形納米量級膠掩模105；

步驟3：通過該膠掩模105，干法刻蝕至電熱絕緣材料層102的上表面；

步驟4：在電熱絕緣材料層102、條形的相變材料層103、犧牲材料層104和膠掩模105結構的裸露表面，淀積電極材料層106；

步驟5：在電極材料層106上，制備出橫向的條形納米量級的膠掩模105，并跨越由相變材料層103、犧牲材料層104和膠掩模105疊成的縱向條形結構；

步驟6：通過膠掩模105，干法刻蝕電極材料層106至電熱絕緣材料層102的上表面；

步驟7：濕法去除犧牲材料層104，暴露出電極材料層106下方以外的相變材料層103；

步驟8：通過電極材料層106上部的膠掩模105，干法刻蝕去除電極材料層106下方以外的相變材料層103；

步驟9：超聲-剝離，制備出相變材料層103全限制在電極材料層106間的水平器件；

步驟10：光刻-剝離，在相變材料層103上方制備鈍化材料層107，并在條形結構的表面及電熱絕緣材料層102暴露部分所在的樣品的正面覆蓋保護材料層108；