[發明專利]制造垂直平面功率MOSFET的方法和制造溝槽柵極功率MOSFET的方法

有效

• 申請號: 201310029580.2
• 申請日: 2013-01-25
• 公開（公告）號: CN103227113B
• 公開（公告）日: 2018-05-18
• 發明（設計）人: 江口聰司;安孫子雄哉;小暮淳一
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 歐陽帆

本發明涉及制造垂直平面功率MOSFET的方法和制造溝槽柵極功率MOSFET的方法。在含有具有超結結構的漂移區的超結功率MOSFET的制造步驟中，在形成超結結構之后，典型地執行引入體區等以及與其有關的熱處理。然而，在其過程中，包括在超結結構內的P型柱區等中的每一個中的摻雜劑被擴散，從而導致分散的摻雜分布。這引起諸如在漏極與源極之間施加反向偏壓時的擊穿電壓的劣化以及導通電阻的增大之類的問題。根據本發明，在制造基于硅的垂直平面功率MOSFET的方法中，形成溝道區的體區是通過選擇性外延生長來形成的。

相關申請的交叉引用

將2012年1月25日提交的日本專利申請No.2012-013030的公開內容（包括說明書、附圖以及摘要）通過參考全部并入在本申請中。

背景技術

本發明涉及在應用于半導體器件（或者半導體集成電路器件）（諸如垂直平面功率MOSFET或者溝槽柵極MOSFET）以及制造半導體器件的方法中的器件結構和器件制造技術時有效的技術。

日本未經審查的專利公開No.2007-173783（專利文獻1）或者與其對應的美國專利公開No.7,928,470（專利文獻2）公開了一種技術，在該技術中，在基于硅的垂直平面功率MOSFET中，P-型體區（溝道區）通過外延生長被形成在超結（super junction）漂移區的整個表面上方。

此外，日本未經審查的專利公開No.2008-283151（專利文獻3）或者與其對應的美國專利公開No.2011-136308（專利文獻4）公開了一種技術，在該技術中，在基于硅的溝槽功率MOSFET中，P型體區（溝道區）通過外延生長被形成在超結漂移區域的整個表面上方。

[現有技術文獻]

[專利文獻]

[專利文獻1]

日本未經審查的專利公開No.2007-173783

[專利文獻2]

美國專利公開No.7,928,470

[專利文獻3]

日本未經審查的專利公開No.2008-283151

[專利文獻4]

美國專利公開No.2011-136308

發明內容

在含有具有超結結構的漂移區的超結功率MOSFET的制造步驟中，在形成超結結構之后，典型地執行引入體區等以及與其有關的熱處理。然而，在其過程中，包括在超結結構內的P型柱（column）區等中的每一個中的摻雜劑被擴散，從而導致分散的（scattered）摻雜分布。這引起諸如在漏極與源極之間施加反向偏壓時的擊穿電壓的劣化以及導通電阻的增大之類的問題。

已經實現本發明來解決這種問題。

本發明的一個目的在于提供用于半導體器件的高度可靠的制造過程。

根據本說明書和附圖中的陳述，本發明的以上和其它目的以及新穎的特征將變得清晰。

以下是對在本申請中公開的本發明的代表性方面的簡短描述。

也就是說，根據本申請中公開的本發明的一個方面，在制造基于硅的垂直平面功率MOSFET的方法中，形成溝道區的體區是通過選擇性外延生長來形成的。

以下是對根據在本申請中公開的本發明的代表性方面獲得的效果的簡短描述。

也就是說，在制造基于硅的垂直平面功率MOSFET的方法中，形成溝道區的體區是通過選擇性外延生長來形成的。這能夠使包括在超結結構內的P型柱區等中的摻雜分布變陡峭。

附圖說明