[發明專利]半導體元件及其制作方法

有效

• 申請號: 201310027248.2
• 申請日: 2013-01-24
• 公開（公告）號: CN103972285B
• 公開（公告）日: 2019-05-07
• 發明（設計）人: 陳意維;黃建中;劉國勝
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336;H01L29/423
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種半導體元件及其制作方法。該半導體元件包含有一半導體基板、一柵極結構、至少一外延層、一層間介電層、至少一接觸洞、至少一金屬硅化物以及一含氟層。半導體基板，具有至少一柵極區域以及至少一鄰近于柵極區域的源/漏漏極區域。柵極結構設置于半導體基板上的柵極區域內。外延層設置于半導體基板上的源/漏漏極區域內。層間介電層覆蓋住半導體基板、柵極結構以及外延層。接觸洞穿透層間介電層直至暴露出外延層。金屬硅化物位于接觸洞底部的外延層上。含氟層設置于外延層內或外延層上，且設置于金屬硅化物層的外圍。

技術領域

本發明涉及一種半導體元件及其制作方法，特別是涉及一種源/漏極區域內具有含氟層的半導體元件及其制作方法。

背景技術

隨著集成電路(IC)的集成度越來越高，半導體元件的線寬與幾何尺寸也步入次微米的物理尺寸。受限于材料本質，集成度的增加使得半導體層與外部接觸金屬的接面電阻相對提升。因此，目前仍需發展一種具有較低接面電阻的半導體元件，以滿足業界的需求。

在現有的插塞結構制作，一般是利用自行對準硅金屬化制作工藝(self-alignedsilicide,salicide)，于主動區域與金屬的接面形成金屬硅化物，以降低其間的接面電阻。舉例而言，可提供一半導體元件，例如金氧半場效晶體管元件(metal-oxide-semiconductor field effect transistor,MOSFET)，其設置于半導體基板之上。接著，順向地沉積至少一金屬薄層，使其完整地覆蓋住半導體元件的全部表面。因此，至少一部分的金屬薄層可以直接接觸半導體元件的源/漏區域。繼以施行一第一退火制作工藝，使得金屬薄層內的金屬元素可以擴散進入源/漏區域內或是使得源/漏區域內的硅原子擴散進入金屬薄層內，而于金屬薄層與源/漏區域的界面形成一金屬硅化物層。于形成金屬硅化物層之后，可移除殘留的金屬薄層，并接著施行一第二退火制作工藝，以降低金屬硅化物層的電阻。接著于半導體元件上形成一層間介電層(interlayer dielectric,ILD)，并于層間介電層中蝕刻出多個接觸洞，以分別曝露該些金屬硅化物層。最后再于接觸洞中形成阻障層/導電層，便完成一接觸插塞結構。然而，在上述形成金屬硅化物層的制作工藝中，金屬元素不僅會擴散進入源/漏極區域，其也會橫向擴散進入位于柵極結構下方的區域，因而在半導體元件內造成缺陷。由于金屬擴散所產生的多種缺陷，例如管狀缺陷(piping defects)以及突刺缺陷(spiking defects)，這些缺陷均會引發不必要的漏電流現象，因而降低了半導體元件的可靠度。

因此，尚需要一種改良式的半導體元件及其制作方法，以制備出具有可靠度較高的半導體元件，并可以避免源自于管狀缺陷的漏電流現象。

發明內容

本發明的目的在于提供一種半導體結構及其制作方法，以解決現有技術的半導體元件遭遇的問題。

為達上述目的，本發明提供一半導體元件。半導體元件包含有一半導體基板、一柵極結構、至少一外延層、一層間介電層、至少一接觸洞、至少一金屬硅化物以及一含氟層。半導體基板，具有至少一柵極區域以及至少一鄰近于柵極區域的源/漏極區域。柵極結構設置于半導體基板上的柵極區域內。外延層設置于半導體基板上的源/漏極區域內。層間介電層覆蓋住半導體基板、柵極結構以及外延層。接觸洞穿透層間介電層直至暴露出外延層。金屬硅化物位于接觸洞底部的外延層上。含氟層設置于外延層內或外延層上，且設置于金屬硅化物層的外圍。

本發明還提供一半導體元件的制作方法。于初始階段，提供一半導體基板，具有至少一柵極區域以及至少一鄰近于柵極區域的源/漏極區域。接著，形成至少一外延層，設置于半導體基板上的源/漏極區域內。于外延層的一表面形成一含氟，并接著于柵極區域內形成一金屬柵極結構。接著，形成一層間介電層，覆蓋住半導體基板、外延層以及金屬柵極結構。形成至少一接觸洞于層間介電層內，其中接觸洞穿透層間介電層并暴露出外延層。最后，形成至少一金屬硅化物層，位于接觸洞底部的外延層之上或之內，其中含氟層會位于金屬硅化物層的外圍。

附圖說明