[發明專利]半導體裝置

無效

• 申請號: 201310026809.7
• 申請日: 2013-01-24
• 公開（公告）號: CN103219335A
• 公開（公告）日: 2013-07-24
• 發明（設計）人: 鷹巢博昭
• 申請（專利權）人: 精工電子有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 何欣亭;李浩

技術領域

本發明涉及在外部連接端子與內部電路區域之間具有ESD保護元件的半導體裝置，ESD保護元件為了保護在所述內部電路區域形成的內部元件免于因ESD引起的破壞而形成。

背景技術

在具有MOS型晶體管的半導體裝置中，作為用于防止因來自外部連接用的PAD的靜電引起的內部電路的破壞的ESD保護元件，已知有將N型MOS晶體管的柵極電位固定于接地（Vss）而設置為截止狀態的、所謂的截止晶體管。

為了防止內部電路元件的ESD破壞，重要的是，盡可能地將較大比例的靜電脈沖引入截止晶體管且不使其向內部電路元件傳播，或者使快而大的靜電脈沖變化為慢而小的信號后再傳輸。

另外，截止晶體管與構成邏輯電路等的其他內部電路的MOS型晶體管不同，由于需要暫時流盡因引入的大量的靜電而引起的電流，所以通常將晶體管的幅度設定為具有數百微米級大小的值。

因此，具有這一問題點：截止晶體管的占有面積大，特別是在小的IC芯片中成為IC整體的成本上升的原因。

另外，通常截止晶體管采取將多個漏極區域、源極區域、柵電極組合成梳形的方式，但通過采取組合多個晶體管的構造，存在如下的情況：難以使ESD保護用的N型MOS晶體管整體地進行均勻的動作，例如在離外部連接端子距離近的部分發生電流集中，不能充分地發揮原本的ESD保護功能而被破壞。

作為其改善方案，為了在截止晶體管整體均勻地流過電流，特別是增大漏極區域上的接觸孔與柵電極的距離是有效的。

提出有專注于如下方面的例子：根據離外部連接端子的距離，離外部連接端子的距離越遠則越小，加速晶體管的動作（例如，參照日本特開平7－45829號公報）。

發明內容

然而，要使截止晶體管的占有面積變小而減少晶體管的幅度時，不能起到充分的保護作用。另外，在改善例中，通過調整漏極區域中的、從接觸部到柵電極的距離，局部地調整晶體管動作速度，但隨著漏極區域的幅度的縮小化，不能夠確保從期望的接觸部到柵電極為止的距離。另一方面，為了起到充分的保護作用，存在需要使從接觸部到柵電極的距離變長而截止晶體管的占有面積變大這一問題點。

為了解決上述問題點，本發明如下地構成半導體裝置。

一種半導體裝置，具有包含ESD保護用的N型MOS晶體管的多個MOS型晶體管，并在所述多個MOS型晶體管間為了電隔離而設置了溝槽隔離區域，與所述ESD保護用的N型MOS晶體管的漏極區域相接地設有垂直方向的深度比所述溝槽隔離區域深的ESD保護用溝槽隔離區域，經由在所述ESD保護用溝槽隔離區域的側面及下表面設置的、利用與所述漏極區域相同的導電型的雜質擴散區域而形成的漏極延伸設置區域，與利用與所述漏極區域相同的導電型的雜質擴散區域而形成的漏極接觸區域電連接。

另外，在半導體裝置中，與所述ESD保護用的N型MOS晶體管的漏極區域相接、在側面及下表面具有利用與所述漏極區域相同的導電型的雜質擴散區域而形成的漏極延伸設置區域的所述ESD保護用溝槽隔離區域的底面，是角部被倒圓的形狀。

另外，在半導體裝置中，所述ESD保護用的N型MOS晶體管的漏極區域，經由在所述ESD保護用溝槽隔離區域的側面及下表面設置的、利用與所述漏極區域相同的導電型的雜質擴散區域而形成的漏極延伸設置區域，所述漏極延伸設置區域與利用與所述漏極區域相同的導電型的雜質擴散區域而形成的漏極接觸區域電連接，并且，與所述ESD保護用的N型MOS晶體管的源極區域相接地形成另外的ESD保護用溝槽隔離區域，經由在與所述源極區域相接地配置的所述另外的ESD保護用溝槽隔離區域的側面及下表面設置的、利用與所述源極區域相同的導電型的雜質擴散區域而形成的源極延伸設置區域，與利用與所述源極區域相同的導電型的雜質擴散區域而形成的源極接觸區域電連接。

通過上述方案，極力抑制占有面積的增加，并且能確保從ESD保護用的N型MOS晶體管的漏極區域或者源極區域的接觸部到柵電極為止的距離，能夠防止ESD保護用的N型MOS晶體管的局部的電流集中，能夠得到具有帶充分的ESD保護功能的ESD保護用的N型MOS晶體管的半導體裝置。

附圖說明

圖1是示出本發明的半導體裝置的ESD保護用的N型MOS晶體管的第1實施例的示意截面圖。

圖2是示出本發明的半導體裝置的ESD保護用的N型MOS晶體管的第2實施例的示意截面圖。

具體實施方式

以下利用實施例使用附圖來說明具體實施方式。

[實施例1]