[發明專利]基于免等離子工藝降低暗電流的光電探測器芯片制作方法

有效

• 申請號: 201310013303.2
• 申請日: 2013-01-14
• 公開（公告）號: CN103078009A
• 公開（公告）日: 2013-05-01
• 發明（設計）人: 張永剛;顧溢;李好斯白音
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: H01L31/18
• 分類號: H01L31/18
• 代理公司: 上海泰能知識產權代理事務所 31233
• 代理人: 宋纓;孫健

技術領域

本發明涉及半導體光電子材料及器件領域，特別是涉及一種基于免等離子工藝降低暗電流的光電探測器芯片制作方法。

背景技術

半導體光電探測器是用途最廣泛的一類光電子器件，基于化合物半導體體材料和外延材料的光電探測器可覆蓋廣闊的探測波段。對于半導體光電探測器而言，暗電流是決定其性能的最重要參數之一，直接決定了其噪聲特性，也即其探測微弱信號的能力。

在制作化合物半導體光電探測器芯片的過程時，目前常規流程中普遍采用了基于等離子體的加工工藝。如圖1所示，在臺面型器件的制作中常采用反應離子刻蝕（RIE）、電感耦合等離子刻蝕（ICPE）等干法臺面刻蝕隔離成型工藝；在器件鈍化中常采用等離子增強化學氣相沉積（PECVD）、電感耦合等離子化學氣相沉積（ICP-CVD）工藝淀積Si₃N₄或SiO₂等介質膜對芯片進行鈍化。由于等離子體所攜帶的較高能量和由此產生的高物理和化學活性，采用基于等離子體的加工工藝具有一系列特點，如干法刻蝕中易于獲得陡峭的邊緣，介質膜淀積中易于獲得高質量的介質膜等。隨著技術的進步，在傳統等離子工藝上發展起來的電感耦合等離子（ICP）工藝可進一步改善能量耦合的效率，從而獲得更好的工藝效果如更高的刻蝕速率、更低的反應溫度和更佳的成膜質量等，因此在各類器件的芯片制作工藝中得到廣泛應用。然而，正是由于等離子體所攜帶的較高的粒子能量，也使其在加工過程中會對芯片造成一定的損傷，這種損傷往往并不局限于芯片的淺表面而會深入芯片的內部，因此很難采用合適的方法消除。通過調節優化工藝參數如射頻耦合功率、氣體流量等可以在一定程度上減少等離子體引入的損傷，但無法從根本上避免這種損傷。由于等離子體所具有的較高能量，損傷常會深入表面以下數微米，難以用表面輕微化學腐蝕的方法去除，也無法用退火等方法完全消除。對于一些種類的器件而言，如其工作在較大的電流下等離子體引入的損傷對器件性能也許并無明顯影響，但對于光電探測器這種常工作于小電流的器件，等離子體損傷引起的晶格缺陷將會產生顯著的附加暗電流。對于本身暗電流很小的器件，這個附加的暗電流有可能起到主導地位，這就會使得器件性能明顯劣化。等離子體造成的損傷和半導體材料本身的性質也密切相關，對不同的半導體材料和不同的器件結構也不相同。對于禁帶較窄、化學鍵較弱、化學穩定性較差的半導體材料，等離子體工藝造成的損傷較為顯著，而這些材料正是制作光電探測器最常用的材料。對于禁帶較寬、化學鍵較強、化學穩定性較好的材料，由于其本身的暗電流較小，等離子體損傷引起的附加暗電流的相對影響就會十分顯著。這些因素綜合使得等離子體加工工藝對光電探測器性能的影響要明顯大于對其他一些種類器件的影響。

發明內容

本發明所要解決的技術問題是提供一種基于免等離子工藝降低暗電流的光電探測器芯片制作方法，從根本上避免攜帶高能量的等離子體對器件芯片造成的損傷，最大限度地降低光電探測器制作中由于加工工藝引入的附加暗電流。

本發明解決其技術問題所采用的技術方案是：提供一種基于免等離子工藝降低暗電流的光電探測器芯片制作方法，采用濕法刻蝕隔離成型工藝取代現有的化合物半導體光電探測器芯片加工中干法刻蝕隔離成型工藝；采用以雙苯基環丁烯鈍化工藝取代現有的化合物半導體光電光電探測器芯片加工中化學氣相沉積鈍化工藝。

所述基于免等離子工藝降低暗電流的光電探測器芯片制作方法包括以下步驟：

（1）將生長好的外延片用光刻膠光刻工藝形成臺面圖形，并用濕法腐蝕工藝形成隔離臺面；

（2）在已形成的隔離臺面上涂覆以雙苯基環丁烯，經過前烘后直接光刻窗口圖形；

（3）用以雙苯基環丁烯顯影液在水浴下進行顯影，經后烘預固化后采用分步升溫方法進行以雙苯基環丁烯固化；

（4）采用光刻法形成電極圖形，用蒸發或濺射方法淀積金屬電極材料，剝離形成電極圖形；

（5）完成光電探測器芯片制作。

所述步驟（1）中采用體積比為10:5:1:50的HBr、HCl、H₂O₂和H₂O的混合溶液進行臺面腐蝕。

所述步驟（1）中通過選擇腐蝕時間將腐蝕深度控制在探測器的光吸收層中部以下的位置。

所述步驟（2）中涂覆的以雙苯基環丁烯為光敏以雙苯基環丁烯。

所述步驟（2）中前烘的溫度為70℃。

所述步驟（3）在40℃水浴下進行顯影。

所述步驟（3）中后烘的溫度為80℃。