[發(fā)明專利]用于形成ETSOI電容器、二極管、電阻器和背柵接觸部的方法和結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201280061138.1
• 申請(qǐng)日: 2012-08-07
• 公開（公告）號(hào): CN104025298A
• 公開（公告）日: 2014-09-03
• 發(fā)明（設(shè)計(jì)）人: 程慷果;T·N·亞當(dāng);A·克哈基弗爾魯茨;A·雷茨尼采克
• 申請(qǐng)（專利權(quán)）人: 國(guó)際商業(yè)機(jī)器公司
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L21/336;H01L27/12
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所 11038
• 代理人: 李玲

相關(guān)申請(qǐng)的交叉引用

申請(qǐng)序列號(hào)為13/316,641的本申請(qǐng)涉及同時(shí)提交的共同受讓人的申請(qǐng)序列號(hào)13/316,635，并且通過引用包含其全部?jī)?nèi)容。

技術(shù)領(lǐng)域

本公開通常涉及極薄SOI半導(dǎo)體器件(ETSOI)，更具體地涉及ETSOI片上電容器、結(jié)二極管、電阻器和背柵接觸部，其中所有這些都構(gòu)造在SOI襯底上，與ETSOI?CMOS晶體管集成，并且被發(fā)現(xiàn)特別適用于諸如片上系統(tǒng)(SoC)應(yīng)用等的各種應(yīng)用。

背景技術(shù)

為了使ETSOI成為真正的工藝，一直致力于將ETSOI作為針對(duì)持續(xù)的CMOS縮放的器件架構(gòu)，其中該架構(gòu)擴(kuò)展至其它半導(dǎo)體結(jié)構(gòu)。隨著各種集成電路組件的尺寸的縮小，諸如FET等的晶體管經(jīng)歷了性能和功耗這兩方面的顯著改善。這些改善在很大程度上歸功于所使用的組件的尺寸的縮小，而這些縮小通常轉(zhuǎn)換為電容、電阻的減小以及來自晶體管的通過電流的增大。

然而，這種在器件尺寸上的“傳統(tǒng)”縮放所帶來的性能改善近來已遭遇阻礙，并且在一些情況下，在縮放超過特定點(diǎn)時(shí)，甚至受到與器件尺寸的持續(xù)縮小必然相關(guān)聯(lián)的泄漏電流和可變性的增加的挑戰(zhàn)。諸如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)等的平面晶體管特別適合用在高密度集成電路中。隨著MOSFET和其它器件大小的減小，這些器件的源極/漏極區(qū)域、溝道區(qū)域和柵電極的尺寸也減小。

絕緣體上半導(dǎo)體(SOI)工藝使得能夠形成高速淺結(jié)器件。另外，SOI器件通過減少寄生結(jié)電容來改善性能。在SOI襯底中，在單晶硅上形成由二氧化硅制成的掩埋氧化物(BOX)膜，并且在掩埋氧化物膜上形成有單晶硅薄膜。已知有制造這種SOI襯底的各種方法，這些方法其中之一是注氧隔離(SIMOX)處理，其中將氧離子注入硅襯底的期望深度以形成BOX膜。然后在通常為1300℃的高溫下并且具有少量氧的惰性環(huán)境中對(duì)該襯底進(jìn)行退火，以使得將該襯底的氧注入?yún)^(qū)域轉(zhuǎn)換成二氧化硅。形成SOI襯底的另一方法是晶片接合，其中使具有二氧化硅表面層的兩個(gè)半導(dǎo)體襯底在二氧化硅表面處接合到一起以在這兩個(gè)半導(dǎo)體襯底之間形成BOX層，之后進(jìn)行薄化。ETSOI，即一種完全耗盡器件，使用多數(shù)載流子在工作期間完全耗盡(FD)的超薄硅溝道。

參考圖1，示出具有極薄絕緣體上半導(dǎo)體(ETSOI)層的絕緣體上半導(dǎo)體(SOI)襯底上的FET器件的現(xiàn)有技術(shù)例示結(jié)構(gòu)。在SOI襯底的掩埋絕緣層(BOX)15上形成厚度優(yōu)選為3nm～20nm的(ETSOI)層20。在ETSOI層的存在半導(dǎo)體的上表面上形成優(yōu)選使用外延沉積處理形成的隆起型源極和隆起型漏極(RSD)40。

由于未摻雜的極薄SOI主體的電阻高，因此現(xiàn)有的ETSOI電容器遭受導(dǎo)致質(zhì)量差的高的體電阻。該問題不僅局限于電容器，而且還擴(kuò)展至包括電阻器、二極管和背柵接觸部等的無源或有源的其它器件的整個(gè)族群。為了使ETSOI成為真正的工藝，在工業(yè)上，對(duì)于諸如片上系統(tǒng)(SoC)應(yīng)用等的各種應(yīng)用，需要與ETSOI?CMOS晶體管集成的高質(zhì)量的片上電容器。

發(fā)明內(nèi)容

在一個(gè)方面中，本發(fā)明的實(shí)施例提供一種用于形成半導(dǎo)體結(jié)構(gòu)的方法和結(jié)果，所述半導(dǎo)體結(jié)構(gòu)包括集成于極薄SOI(ETSOI)晶體管中的電容器、結(jié)二極管、電阻器和背柵接觸部。

在另一方面中，實(shí)施例提供通過使用金屬柵極和高摻雜的隆起型柵極/漏極(RSD)所形成的電容器，所述電容器具有由作為電容器電介質(zhì)的高k柵極電介質(zhì)分隔的兩個(gè)電極。

在另一方面中，本發(fā)明的實(shí)施例提供用于集成通過使二極管區(qū)域中的ETSOI和BOX凹進(jìn)所形成的襯底的方法和結(jié)構(gòu)。該襯底具有利用金屬柵極作為針對(duì)例如P側(cè)的第一端子的一個(gè)接觸部的pn結(jié)二極管，二極管區(qū)域中的金屬柵極接觸部經(jīng)由高K柵極電介質(zhì)和隔離物與ETSOI和RSD區(qū)域電隔離。

在另一方面中，本發(fā)明的實(shí)施例提供通過使ETSOI和BOX凹進(jìn)所形成的背柵接觸部。通過使用與形成實(shí)際柵極相同的掩模來形成背柵圖案。背柵接觸部通過使襯底接觸部與實(shí)際柵極完全自對(duì)準(zhǔn)而受益。

在另一方面中，本發(fā)明的實(shí)施例提供位于與晶體管區(qū)域鄰接的電阻器區(qū)域中的電阻器，其中在去除偽柵極之后，使ETSOI層和BOX層凹進(jìn)并且形成外延生長(zhǎng)以形成平面接觸部。再次使襯底接觸部與真實(shí)柵極完全自對(duì)準(zhǔn)。

附圖說明

結(jié)合附圖將最佳地理解以下通過示例方式給出的并且并不意圖僅將本發(fā)明限制于此的詳細(xì)說明，其中相同的附圖標(biāo)記表示相同的元件和部件，其中：