[發明專利]用于減小交叉耦合效應的系統和方法

有效

• 申請號: 201280045551.9
• 申請日: 2012-09-24
• 公開（公告）號: CN103814366A
• 公開（公告）日: 2014-05-21
• 發明（設計）人: 貝克·S·穆罕默德;保羅·D·巴塞特;馬丁·圣勞倫特
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;H03K19/003
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 宋獻濤

1.一種裝置，其包括：

耦合到多個總線線路的多個驅動器電路，其中所述多個驅動器電路中的第一驅動器電路耦合到所述多個總線線路中的第一總線線路，且其中所述第一驅動器電路包含經配置以產生輸出信號的延遲元件，所述輸出信號響應于輸入信號的第一數字值轉變而在第一延遲之后從高轉變到低，且響應于所述輸入信號的第二數字值轉變而在第二延遲之后從低轉變到高，所述第一延遲不同于所述第二延遲，其差異量足以減小與經由所述第一總線線路及經由物理上緊密接近所述第一總線線路的第二總線線路傳輸信號有關的功率，

其中所述延遲元件包括偏斜反相器、電平移位器、鎖存器，或感測放大器。

2.根據權利要求1所述的裝置，其中所述第一驅動器電路接收時鐘信號，且其中所述延遲元件進一步經配置以在檢測到所述時鐘信號中的轉變之后產生所述輸出信號。

3.根據權利要求1所述的裝置，其中所述延遲元件包括偏斜反相器。

4.根據權利要求3所述的裝置，其中所述偏斜反相器包括：

第一反相器，其接收所述輸入信號；

第二反相器，其接收所述第一反相器的輸出；以及

邏輯門，其接收所述輸入信號且接收所述第二反相器的輸出以產生所述輸出信號。

5.根據權利要求4所述的裝置，其中所述邏輯門為“與非”門或“或非”門。

6.根據權利要求1所述的裝置，其中所述量為至少三十皮秒。

7.根據權利要求1所述的裝置，其中所述量為至少50皮秒。

8.根據權利要求1所述的裝置，其中所述量為至少兩個邏輯門延遲。

9.根據權利要求1所述的裝置，其中所述量為至少三個邏輯門延遲。

10.根據權利要求1所述的裝置，其中所述延遲元件包括電平移位器。

11.根據權利要求1所述的裝置，其中所述延遲元件包括鎖存器。

12.根據權利要求1所述的裝置，其中所述延遲元件為感測放大器。

13.一種方法，其包括：

在耦合到多個總線線路中的第一總線線路的延遲元件處接收第一輸入信號，其中所述第一輸入信號具有從高到低的第一數字值轉變；

響應于所述第一輸入信號而在所述延遲元件處產生第一輸出信號，其中所述第一輸出信號在第一延遲之后轉變；

在所述延遲元件處接收第二輸入信號，其中所述第二輸入信號具有從低到高的第二數字值轉變；以及

在所述延遲元件處產生第二輸出信號，其中所述第二輸出信號在第二延遲之后轉變，其中所述第一延遲不同于所述第二延遲，其差異量足以減小與經由所述第一總線線路及經由物理上緊密接近所述第一總線線路的第二總線線路傳輸信號有關的功率，且

其中所述延遲元件包括偏斜反相器、電平移位器、鎖存器，或感測放大器。

14.根據權利要求13所述的方法，其進一步包括：

與在所述第一延遲元件處接收所述第一輸入信號同時在耦合到所述第二總線線路的第二延遲元件處接收第三輸入信號；以及

在所述第二延遲元件處產生第三輸出信號。

15.根據權利要求13所述的方法，其中所述量為至少50皮秒。

16.根據權利要求13所述的方法，其中所述量為至少兩個邏輯門延遲。

17.根據權利要求13所述的方法，其中所述量為至少三個邏輯門延遲。

18.一種設備，其包括：

用于基于多個總線線路中的第一總線線路處的輸入信號的數字值轉變而延遲所述第一總線線路處的輸出信號的裝置；且

其中所述輸出信號響應于所述輸入信號的第一數字值轉變而在第一延遲之后從高轉變到低，且響應于所述輸入信號的第二數字值轉變而在第二延遲之后從低轉變到高，所述第一延遲不同于所述第二延遲，其差異量足以減小與經由所述第一總線線路及經由物理上緊密接近所述第一總線線路的第二總線線路傳輸信號有關的功率，

其中所述用于延遲的裝置包括偏斜反相器、電平移位器、鎖存器，或感測放大器。