[實用新型]MOS管電阻器

有效

• 申請?zhí)枺?/td>: 201220726774.9
• 申請日: 2012-12-25
• 公開（公告）號: CN203013736U
• 公開（公告）日: 2013-06-19
• 發(fā)明（設計）人: 李鵬;張亮;吳艷輝;陳麗;陳寧;謝雪松
• 申請（專利權）人: 上海貝嶺股份有限公司
• 主分類號: H01L29/8605
• 分類號: H01L29/8605
• 代理公司: 北京金信立方知識產(chǎn)權代理有限公司 11225
• 代理人: 劉鋒;劉世杰

技術領域

本實用新型涉及一種在集成電路芯片上利用MOS管實現(xiàn)大電阻的集成MOS管電阻器。

背景技術

目前，芯片上實現(xiàn)電阻的常用方法有兩種，一種是用工藝廠商提供的電阻串聯(lián)或并聯(lián)實現(xiàn)；另一種是用多個工作在線性電阻區(qū)的MOS管串聯(lián)或并聯(lián)實現(xiàn)。當電阻值大于10⁶~10⁹Ω時兩種方法都需要占用相當大的芯片面積，因此當電路設計中需要用到10⁶~10⁹Ω級或更大電阻時就無法集成在芯片內(nèi)部，只能通過管腳引出在板級外掛大電阻，外掛大電阻雖然能解決芯片內(nèi)部不能集成大電阻的問題，但是增加了芯片的封裝成本。

實用新型內(nèi)容

本實用新型的目的，在于解決現(xiàn)有的利用半導體器件電阻所存在的上述問題，從而提供了一種具有新型結構的MOS管電阻器。

在本實用新型的一個方面，該MOS管電阻器包括第一電阻端子、第二電阻端子、以及位于該第一電阻端子和第二電阻端子之間的單向導通電阻單元，該單向導通電阻單元包括第一PMOS管和第二PMOS管，其中，

該第一PMOS管的第一P摻雜區(qū)域引出極和該第一電阻端子相連接，該第一PMOS管的柵極和該第一PMOS管的第二P摻雜區(qū)域引出極相連接；

該第二PMOS管的第一P摻雜區(qū)域引出極和該第一PMOS管的第二P摻雜區(qū)域引出極相連接，該第二PMOS管的柵極和該第二PMOS管的第二P摻雜區(qū)域引出極相連接，該第二PMOS管的第二P摻雜區(qū)域引出極和該第二電阻端子相連接；

并且，該第一PMOS管的襯底引出極和該第二PMOS管的襯底引出極保持電位浮空。

優(yōu)選地，該第一PMOS管的第一P摻雜區(qū)域引出極為該第一PMOS管的源極，該第一PMOS管的第二P摻雜區(qū)域引出極為該第一PMOS管的漏極，該第二PMOS管的第一P摻雜區(qū)域引出極為該第二PMOS管的源極，該第二PMOS管的第二P摻雜區(qū)域引出極為該第二PMOS管的漏極。

優(yōu)選地，該第一PMOS管的第一P摻雜區(qū)域引出極為該第一PMOS管的漏極，該第一PMOS管的第二P摻雜區(qū)域引出極為該第一PMOS管的源極，該第二PMOS管的第一P摻雜區(qū)域引出極為該第二PMOS管的漏極，該第二PMOS管的第二P摻雜區(qū)域引出極為該第二PMOS管的源極。

在本實用新型的另一個方面，該MOS管電阻器括第一電阻端子、第二電阻端子、以及位于該第一電阻端子和第二電阻端子之間且相互并聯(lián)的第一單向導通電阻單元以及第二單向導通電阻單元，該第一單向導通電阻單元包括第一PMOS管和第二PMOS管，該第二單向導通電阻單元包括第三PMOS管和第四PMOS管，其中，

該第一PMOS管的第一P摻雜區(qū)域引出極和該第一電阻端子相連接，該第一PMOS管的柵極和該第一PMOS管的第二P摻雜區(qū)域引出極相連接；

該第二PMOS管的第一P摻雜區(qū)域引出極和該第一PMOS管的第二P摻雜區(qū)域引出極相連接，該第二PMOS管的柵極和該第二PMOS管的第二P摻雜區(qū)域引出極相連接，該第二PMOS管的第二P摻雜區(qū)域引出極和該第二電阻端子相連接；

該第三PMOS管的第一P摻雜區(qū)域引出極和該第二電阻端子相連接，該第三PMOS管的柵極和該第三PMOS管的第二P摻雜區(qū)域引出極相連接；

該第四PMOS管的第一P摻雜區(qū)域引出極和該第三PMOS管的第二P摻雜區(qū)域引出極相連接，該第四PMOS管的柵極和該第四PMOS管的第二P摻雜區(qū)域引出極相連接，該第四PMOS管的第二P摻雜區(qū)域引出極和該第一電阻端子相連接；

并且，該第一PMOS管的襯底引出極、該第二PMOS管的襯底引出極、該第三PMOS管的襯底引出極和該第四PMOS管的襯底引出極保持電位浮空。

優(yōu)選地，該第一PMOS管的第一P摻雜區(qū)域引出極為該第一PMOS管的源極，該第一PMOS管的第二P摻雜區(qū)域引出極為該第一PMOS管的漏極，該第二PMOS管的第一P摻雜區(qū)域引出極為該第二PMOS管的源極，該第二PMOS管的第二P摻雜區(qū)域引出極為該第二PMOS管的漏極，該第三PMOS管的第一P摻雜區(qū)域引出極為該第三PMOS管的源極，該第三PMOS管的第二P摻雜區(qū)域引出極為該第三PMOS管的漏極，該第四PMOS管的第一P摻雜區(qū)域引出極為該第四PMOS管的源極，該第四PMOS管的第二P摻雜區(qū)域引出極為該第四PMOS管的漏極。