[實用新型]分布式自定時電路有效
| 申請號: | 201220716443.7 | 申請日: | 2012-12-21 |
| 公開(公告)號: | CN203150143U | 公開(公告)日: | 2013-08-21 |
| 發明(設計)人: | 拜福君;付妮 | 申請(專利權)人: | 西安華芯半導體有限公司 |
| 主分類號: | G11C11/413 | 分類號: | G11C11/413 |
| 代理公司: | 西安智邦專利商標代理有限公司 61211 | 代理人: | 楊引雪 |
| 地址: | 710055 陜西省西安*** | 國省代碼: | 陜西;61 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 分布式 定時 電路 | ||
技術領域
本實用新型涉及一種自定時電路,尤其涉及一種靜態隨機存儲器中應用的分布式自定時電路。?
背景技術
基于復制位線的自定時電路技術在靜態隨機存儲器設計中經常使用。通常下拉放電電路,用于模擬正常的存儲單元對位線的放電。電壓探測器用于探測復制位線上都電壓,當其達到設定的電壓值時產生反饋信號,指示控制電路陣列中位線電壓差滿足要求,靈敏放大器可以開始工作(如圖1)。雖然整個定時的長短主要由復制位線的負載大小和下拉放電電路的強弱決定,但是下拉放電電路的位置對定時的長短也有影響。由于芯片版圖的限制,一般下拉放電電路放置在冗余列的兩端,無論放在哪一端,自定時電路模擬的都只是離下拉放電電路最近的存儲單元的放電過程。準確地說自定時電路產生的延時與離自己最近的存儲單元正常讀寫所需要的延時最匹配,而與距離越遠的存儲單元需要的延時越不匹配。這種不匹配可能會導致芯片性能的損失甚至功能錯誤。?
實用新型內容
為了解決背景技術中所存在的技術問題,本實用新型提出了一種分布式自定時電路。可以準確地模擬每一行存儲單元的放電過程,保證自定時電路產生的延時始終與讀寫所需的延時匹配,從而提高芯片的穩定性。?
本實用新型的技術解決方案是:?
一種分布式自定時電路,包括冗余列,其特殊之處在于:冗余列包含至少1個冗余,冗余列相鄰設置有下拉放電電路列;下拉放電電路列中的下拉放電電路與冗余列中的冗余個數相同且一一對應設置;每個下拉放電電路連接到與其對應的冗余的復制位線片段上。各冗余中的復制位線片段依次連接構成復制位線DBL。分布式自定時電路還包括復制列選和預充電路、電壓探測器。冗余列經復制位線DBL連接至復制列選和預充電路。?
本實用新型的優點是:?
1.提高穩定性。由于每一個下拉放電電路和一個冗余相鄰設置,并在該冗余處連接至復制位線DBL。因此可以準確地模擬每一行存儲單元的放電過程,保證自定時電路產生的延時始終與讀寫所需的延時匹配,從而提高芯片的穩定性。?
2.節省布局空間。由于下拉放電電路采用類似于存儲單元的放電通路的電路結構,所以可以方便的在版圖中為每一行存儲單元匹配一個下拉放電電路,且不會造成較大的芯片面積增加。另外由于不需要位于冗余列兩端的下拉放電電路,已可以節省版圖面積。?
附圖說明
圖1是原靜態隨機存儲器的自定時電路圖。?
圖2是本實用新型的自定時電路圖。?
圖3是本實用新型的一個下拉放電電路圖。?
圖4是本實用新型的復制列選和預充電路,電壓探測器的電路圖;?
其中1‐冗余列、2‐復制位線DBL、3‐復制列選和預充電路、4‐電壓探測器、5‐復制字線DWL、6下拉放電電路。?
具體實施方式
參見圖2,本實用新型在正常的存儲單元陣列的冗余列1附近增加一個下拉放電電路6列。下拉放電電路6列中的每個下拉放電電路6都能夠獨立的工作完成定時。每個下拉放電電路6和與陣列中與其相鄰的每一行對齊。對齊后的每個下拉放電電路6與存儲單元陣列的一行對應,存儲單元有多少行就需要有多少個下拉放電電路6:一方面下拉放電的開啟將由對應的該行的字線(WL_0,WL_1,…,WL_N)獨立控制,而不是由復制字線DWL5共同控制;另一方面下拉放電電路6與復制位線DBL2的連接也位于該行的位置,而不是冗余列1的兩端。無論對哪一行進行讀寫,都可以使用與該行對應的下拉放電電路6來模擬本行正常存儲單元的放電過程,從而保證自定時電路產生的延時始終是匹配的。另外,復制字線DWL5還是必要的,僅用來控制復制位線DBL2的預充:無論下拉放電電路6列中的哪一個開始工作,都需要停止復制位線DBL的預充。復制列?選和預充電路3連接至復制位線DBL,由復制字線DWL控制對DBL進行預充電,DBL經過復制列選連接至電壓探測器4。?
參見圖3,本實用新型的一個下拉放電電路采用類似于存儲單元的放電通路的電路結構。當DWL為‘1’時下拉電路有效。由于下拉放電電路的結構與存儲單元類似,所以可以方便的在版圖中為每一行存儲單元匹配一個下拉放電電路,且不會造成較大的芯片面積增加。下拉放電電路采用類似于存儲單元的放電通路的版圖結構。每個下拉放電電路和存儲單元的版圖高度相同。一般的存儲單元的邊沿為冗余單元,我們在冗余單元的邊沿再增加一個等高的下拉放電電路,由于結構上的相似性,不需要額外的走線就能在版圖上實現以下兩個目的:一方面下拉放電電路可以與存儲單元共享同一根字線,另一方面,下拉放電電路可以很方便的就近連接到復制位線上。?
參見圖4,圖4是本實用新型的復制列選和預充、電壓探測器電路圖。?
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于西安華芯半導體有限公司,未經西安華芯半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201220716443.7/2.html,轉載請聲明來源鉆瓜專利網。





