[實用新型]一種時序可變的雷達脈沖產生電路

有效

• 申請號: 201220673332.2
• 申請日: 2012-12-07
• 公開（公告）號: CN203012131U
• 公開（公告）日: 2013-06-19
• 發明（設計）人: 張斌峰;彭剛鋒;張高聲;謝濤
• 申請（專利權）人: 中國航空工業集團公司第六三一研究所
• 主分類號: G01S7/28
• 分類號: G01S7/28;H03K3/02
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 王少文

技術領域

本實用新型屬于機載控制計算機電路設計領域，具體涉及一種時序可變的雷達脈沖產生電路。

背景技術

早期雷達時序電路設計采用小規模邏輯芯片，硬布線設計完成后若要改動時序，不但要改動硬件布線還要在此基礎上進行調試驗證，設計周期長、維護性低。

發明內容

為了解決目前雷達時序電路時序改動不方便，設計周期長、維護性低的技術問題，本實用新型提供一種可隨時根據雷達整機實際工作的狀態對各種時序關系進行調整的雷達脈沖產生電路。

本實用新型的技術解決方案如下：

一種時序可變的雷達脈沖產生電路，其特殊之處在于：包括地址產生電路、與地址產生電路連接的一個或多個EPROM存儲器，與EPROM存儲器輸出相對應的鎖存器，所述鎖存器的輸出端包括多個數據位，所述每個數據位對應輸出一個脈沖，其中一個數據位與清零裝置的清零輸入端連接，所述清零裝置的輸出端與地址產生電路清零端連接。

上述EPROM存儲器的內容由編程器寫入。

上述地址產生電路包括多個級聯的計數器。

上述計數器為四位二進制計數器。

上述計數器的數量為4，上述EPROM存儲器的數量為6，上述鎖存器的數量為6。

上述清零裝置為與門。

本實用新型的有益效果：

1、本實用新型雷達脈沖產生電路，雷達時序的改變通過修改EPROM的內容實現，可隨時根據雷達整機實際工作的狀態對各種時序關系進行軟件調整。通過對計時頻率的提高和采用更快速度的EPROM存儲器，方便的對系統性能加以提升。

2、本實用新型設計方法周期短，可維護性高、容易控制精度；同時若要改動脈沖相對于原始脈沖的延遲和自身的脈寬時只需要更改EPROM的內容即可，無需改動硬件布線，可升級性好。

附圖說明

圖1為雷達時序脈沖電路設計原理圖。

具體實施方式

如圖1所示，一種時序可變的雷達脈沖產生電路，包括由四片SNJ54LS161AJ芯片級聯的地址產生電路、6個CY7C271A?EPROM存儲器，每個CY7C271A存儲器可產生8個時序脈沖信號，六片CY7C271A可產生48個時序脈沖信號、六片SNJ54LS374J鎖存器及清零裝置。

工作原理：時鐘信號作為計數器的輸入信號，每來一次時鐘地址數相應遞增一位，計數器通過地址線將地址信號傳輸給EPROM存儲器，EPROM根據寫入內容（固存）對應輸出脈沖，EPROM的一個數據位對應輸出一個脈沖，后級的鎖存器在每個脈沖的上升沿鎖存對應的數據位，避免波形出現毛刺，鎖存器一個數據位的輸出對應一個需要產生的工作脈沖，其中的一個數據位用于使計數器重新從0計數，循環產生EPROM地址。

假設計數器的頻率為6MHz，也就是說固存每一位輸出的精度為1/6MHz＝0.166666us。當需要相對雷達脈沖做出一個延遲120.83us，脈寬1us的脈沖時，120.83/0.166666＝725，1/0.166666＝6，此時固存的一個數據位輸出725個低電平0然后再輸出6個高電平1就可以產生延遲120.83us脈寬1us的正脈沖。數據位的高低狀態表現為連續的信號脈沖的高低電平。要修改脈沖參數只要修改相應固存內固化的數據即可。