[實用新型]一種避免并聯(lián)LDO同時啟動的電路

有效

• 申請?zhí)枺?/td>: 201220634050.1
• 申請日: 2012-11-26
• 公開（公告）號: CN203027231U
• 公開（公告）日: 2013-06-26
• 發(fā)明（設(shè)計）人: 楊立斌
• 申請（專利權(quán)）人: 西安威正電子科技有限公司
• 主分類號: H03K17/28
• 分類號: H03K17/28;G05F1/56
• 代理公司: 西安智大知識產(chǎn)權(quán)代理事務(wù)所 61215
• 代理人: 劉國智

技術(shù)領(lǐng)域

本實用新型涉及并聯(lián)LDO啟動控制技術(shù)領(lǐng)域，特別涉及一種避免并聯(lián)LDO同時啟動的電路。

背景技術(shù)

對于一般的線性電源，大多數(shù)已經(jīng)使用LDO芯片，外圍配置簡單的電路，目前大多數(shù)LDO的芯片建議的典型電路均是EN腳直接和LDO的Vin管腳相連，這種方式的缺點是當(dāng)多路LDO并聯(lián)時，LDO會同時啟動，造成前級較大的啟動沖擊電路。

發(fā)明內(nèi)容

為了克服上述現(xiàn)有技術(shù)的不足，本實用新型的目的在于提供一種避免并聯(lián)LDO同時啟動的電路，采用延遲電路，利用了RC遲滯回路，不同的RC參數(shù)的延遲時間不一樣，達(dá)到避免LDO同時啟動的目的。

為了實現(xiàn)上述目的，本實用新型采用的技術(shù)方案是：

一種避免并聯(lián)LDO同時啟動的電路，分為前級電源和后級電源，后級電源為多路LDO芯片，每路LDO芯片的輸入端接至前級電源的輸出端，每路LDO芯片的輸入端與使能端之間接有電阻，使能端通過電容接地，該電阻電容構(gòu)成RC遲滯回路，每路LDO芯片的RC回路配置不同的參數(shù)，實現(xiàn)延遲啟動。

與現(xiàn)有技術(shù)相比，本實用新型通過RC遲滯回路來延遲使能LDO電路的EN管腳，RC回路配置不同的參數(shù)，從而避免了LDO同時啟動。

附圖說明

附圖為本實用新型的結(jié)構(gòu)示意圖。

具體實施方式

下面結(jié)合附圖和實施例對本實用新型進(jìn)行更詳盡的說明。

如圖所示，本實用新型為一種避免并聯(lián)LDO同時啟動的電路，分為前級電源和后級電源，后級電源為雙路LDO芯片，每路LDO芯片的輸入端接至前級電源的輸出端，每路LDO芯片的輸入端與使能端之間接有電阻，使能端通過電容接地，該電阻電容構(gòu)成RC遲滯回路。

增加RC的遲滯回路后，R1C1的延遲參數(shù)和R2C2的延遲參數(shù)不同，在前級Vout1啟動后，U2和U3的EN管腳開啟的時間不同，使Vout2和Vout3的啟動時間錯開，對于Vout1而言是減少了容性負(fù)載，減少了啟動時的沖擊電流。

對比原方案與本方案，原方案中，Vout2和Vout3同時啟動，相對于Vout1而言負(fù)載電容是2倍的C3，輸出沖擊電流至少是本方案的2倍。