[實用新型]串行Flash電路及具有串行Flash電路的機頂盒

有效

• 申請?zhí)枺?/td>: 201220444506.8
• 申請日: 2012-09-03
• 公開（公告）號: CN202979183U
• 公開（公告）日: 2013-06-05
• 發(fā)明（設計）人: 石新利
• 申請（專利權）人: 青島海信寬帶多媒體技術有限公司
• 主分類號: H04N21/41
• 分類號: H04N21/41;H04N21/426;G06F13/20
• 代理公司: 北京市京大律師事務所 11321
• 代理人: 黃啟行;方曉明

技術領域

本實用新型屬于機頂盒電路技術領域，具體涉及機頂盒內部flash電路部分。

背景技術

由于Flash電路具有強大的數據讀寫功能，在電子電路中起到非常關鍵的作用。因此市面上安全級別較高的機頂盒多采用Flash電路進行數據的讀寫。但現有機頂盒中的Flash電路采用并行Flash。并行Flash包含48個管腳，其中42個管腳用于與電路中的信號線連接，因此封裝并行Flash的pcb占用面積較大，且布線復雜，不利于產品的升級。

因此有必要提供一種在不影響電路性能的情況下，優(yōu)化Flash電路的串行Flash電路，使機頂盒內部電路布局簡潔化。

實用新型內容

本實用新型實施例為解決現有機頂盒中并行Flash電路的pcb占用面積大、布線復雜的問題，提供一種優(yōu)化的Flash電路，從而使機頂盒內部電路簡潔，利于產品的升級。

根據本實用新型的實施例，提供一種串行Flash電路，包括主芯片和Flash芯片，所述Flash芯片包括數據輸入管腳、數據輸出管腳、時鐘管腳、寫保護管腳、片選管腳，所述數據輸入管腳、數據輸出管腳、時鐘管腳、寫保護管腳、片選管腳通過數據線與主芯片對應的管腳連接。

其中，所述Flash芯片的工作電壓為3.3V，存儲容量為8M。

所述Flash芯片為25系列SPI?FLASH芯片MX25L6455E。

所述Flash芯片為單I/O工作模式。

所述Flash芯片在讀模式下工作頻率為16.9MHz。

根據本實用新型的實施例，還提供了一種具有串行Flash電路的機頂盒，包括主芯片和Flash芯片，其特征在于，所述Flash芯片包括數據輸入管腳、數據輸出管腳、時鐘管腳、寫保護管腳、片選管腳，所述數據輸入管腳、數據輸出管腳、時鐘管腳、寫保護管腳、片選管腳通過數據線與主芯片對應的管腳連接。

其中，所述Flash芯片的工作電壓為3.3V，存儲容量為8M。

所述Flash芯片為25系列SPI?FLASH芯片MX25L6455E。

所述Flash芯片為單I/O工作模式。

所述Flash芯片在讀模式下工作頻率為16.9MHz。

由以上技術方案可知，本實用新型中串行Flash電路的Flash芯片設置有與主芯片的地址管腳連接的數據輸入管腳、數據輸出管腳、時鐘管腳、寫保護管腳、片選管腳。主芯片通過五根數據線與上述Flash芯片中的五個管腳連接就可實現對Flash芯片的讀寫（輸出/輸入）操作。與現有的并行Flash電路中Flash芯片與主芯片需42根信號線連接相比，本實用新型大大減少了PCB版圖的面積和布線復雜度，實現電路的簡潔化，有利于產品的升級。

附圖說明

圖1為實施例1中串行Flash電路的電路連接示意圖；

圖2為實施例1中Flash芯片的讀寫時序圖。

具體實施方式

為使本實用新型的目的、技術方案及優(yōu)點更加清楚明白，以下參照附圖并列舉實施例，對本實用新型進一步詳細說明。

實施例1：

根據本實用新型的實施例提供了一種串行Flash電路。圖1示出了串行Flash電路的電路圖。如圖1所示，串行Flash電路包括主芯片1和Flash芯片2。本實施例中Flash芯片2采用型號為MX25L6455E的SPI?FLASH芯片2。Flash芯片2在讀模式時工作頻率為16.9MHz，存儲容量為8M。MX25L6455E芯片的工作模式為單I/O工作模式。Flash芯片2包括24個管腳，其中，數據輸入管腳（SI/SI00）、數據輸出管腳（SO/SI01）、時鐘管腳（SCLK）、寫保護管腳（WP/SI02）和片選管腳（/CS）5個管腳分別通過數據線D2、數據線D3、串行時鐘數據線B2、寫保護數據線C4和片選數據線C2與主芯片1的SPIMOSI、SPIMISO、SPISCK、SPIWP、SPICSN五個管腳連接。

本實施例中的Flash芯片2的工作電壓為3.3V，如圖1所示，Flash芯片2的電源管腳（VCC）與3.3V電源電連接。

下面對本實施例中串行Flash電路的Flash芯片2的工作流程做詳細闡述。

3.3V電源通過數據線B4與Flash芯片2的VCC管腳連接，為Flash芯片2提供工作電源。