[實(shí)用新型]體積小且易連接的主控板

有效

• 申請?zhí)枺?/td>: 201220417365.0
• 申請日: 2012-08-22
• 公開（公告）號: CN202720547U
• 公開（公告）日: 2013-02-06
• 發(fā)明（設(shè)計(jì)）人: 高文武;黃云全;李培;劉德偉;沈仁華;杜鷹
• 申請（專利權(quán)）人: 成都愛斯頓測控技術(shù)有限公司
• 主分類號: G06F1/16
• 分類號: G06F1/16
• 代理公司: 成都行之專利代理事務(wù)所(普通合伙) 51220
• 代理人: 謝敏

技術(shù)領(lǐng)域

本實(shí)用新型涉及到一種計(jì)算機(jī)主板，特別是涉及到一種體積小且易連接的主控板。

背景技術(shù)

信息時(shí)代，數(shù)字時(shí)代使得嵌入式產(chǎn)品獲得了巨大的發(fā)展契機(jī)，目前嵌入式系統(tǒng)廣泛應(yīng)用于國防、交通、通信、工業(yè)控制等領(lǐng)域。

現(xiàn)有的嵌入式計(jì)算機(jī)主板的尺寸都比較大，功耗高，難以滿足手持設(shè)備的要求，并且現(xiàn)有很多主板的接口都不適合手持設(shè)備。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的在于克服上述現(xiàn)有技術(shù)的缺點(diǎn)和不足，提供一種體積小且易連接的主控板，解決現(xiàn)有嵌入式主板尺寸過大，接口復(fù)雜，從而不適合手持設(shè)備的缺點(diǎn)。

本實(shí)用新型的目的通過下述技術(shù)方案實(shí)現(xiàn)：體積小且易連接的主控板，包括處理中心、第一連接器和第二連接器，所述的處理中心包括CPU模塊、網(wǎng)卡芯片、存儲芯片和CPLD，所述的存儲芯片、CPLD和CPU模塊都連接到60X總線上，60X總線還通過一緩沖器連接到一條Local總線，該Local總線連接到第一連接器，所述的網(wǎng)卡芯片連接到CPU模塊上的MII接口上，網(wǎng)卡芯片連接到第二連接器。

所述的CPU模塊提供有4個(gè)UART串口，所述的UART串口連接到第二連接器。

所述的UART串口包括兩個(gè)RS232串口和兩個(gè)TTL電平串口。

所述的CPLD上連接有一個(gè)復(fù)位模塊。

所述的存儲芯片包括程序存儲芯片，該程序存儲芯片為Flash芯片。

本實(shí)用新型的有益效果是：采用兩個(gè)連接器代替原來的多接口模式，使得主板的尺寸大大減小，而且還使得原來復(fù)雜的接口顯得有序，能夠更好地安裝于設(shè)備上。

附圖說明

圖1?為本實(shí)用新型的結(jié)構(gòu)框圖。

具體實(shí)施方式

下面結(jié)合實(shí)施例對本實(shí)用新型作進(jìn)一步的詳細(xì)說明，但是本實(shí)用新型的結(jié)構(gòu)不僅限于以下實(shí)施例：

【實(shí)施例】

如圖1所示，體積小且易連接的主控板，包括處理中心、第一連接器和第二連接器，所述的處理中心包括CPU模塊、網(wǎng)卡芯片、存儲芯片和CPLD，所述的存儲芯片、CPLD和CPU模塊都連接到60X總線上，60X總線還通過一緩沖器連接到一條Local總線，該Local總線連接到第一連接器，所述的網(wǎng)卡芯片連接到CPU模塊上的MII接口上，網(wǎng)卡芯片連接到第二連接器。

所述的CPU模塊提供有4個(gè)UART串口，所述的UART串口連接到第二連接器。

所述的UART串口包括兩個(gè)RS232串口和兩個(gè)TTL電平串口。

所述的CPLD上連接有一個(gè)復(fù)位模塊。

所述的存儲芯片包括程序存儲芯片，該程序存儲芯片為Flash芯片，60X總線上還連接有一個(gè)SDRAM存儲器。

本實(shí)施例的CPU模塊采用MPC8547型號的芯片，是基于Freescale（飛思卡爾）的PowerPC架構(gòu)的PowerQuicc?II處理器，強(qiáng)大的處理能力特別適合于高速低時(shí)延的處理；網(wǎng)卡芯片采用Marvell的88E8001，提供了10/100/1000M速率的以太網(wǎng)接口；CPLD模塊為復(fù)雜可編程邏輯器件，采用Altera?EPM7128S芯片，主要用于為Local總線提供時(shí)序支持，并且通過連接在CPLD模塊上的復(fù)位模塊為處理中心通過復(fù)位功能。