[實用新型]一種并行元胞自動機處理系統

有效

• 申請號: 201220355417.6
• 申請日: 2012-07-20
• 公開（公告）號: CN202694323U
• 公開（公告）日: 2013-01-23
• 發明（設計）人: 墻威;張良;曹蕙
• 申請（專利權）人: 中國地質大學（武漢）
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F13/38
• 代理公司: 湖北武漢永嘉專利代理有限公司 42102
• 代理人: 唐萬榮

1.一種并行元胞自動機處理系統，包括主控制機和與該主控制機連接的并行元胞自動機處理設備，并行元胞自動機處理設備通過FPGA開發板實現，其特征在于，并行元胞自動機處理設備包括FPGA芯片以及與FPGA芯片連接的外圍設備；

其中，FPGA芯片包括Nios?II軟核處理器、元胞自動機并行計算模塊和外圍設備控制器，外圍設備控制器通過Avalon總線與Nios?II軟核處理器、元胞自動機并行計算模塊相連接；

Nios?II軟核處理器接收主控制機發送的待計算的數據，將待計算的數據發送給元胞自動機并行計算模塊，并從元胞自動機并行計算模塊中讀取計算結果發送給主控制機。

2.根據權利要求1所述的并行元胞自動機處理系統，其特征在于，外圍設備包括USB接口芯片，與外圍設備控制器和主控制機連接；外圍設備還包括程序運行的存儲區SDRAM、保存運行程序的Flash和存儲FPGA配置文件的配置器件。

3.根據權利要求2所述的并行元胞自動機處理系統，其特征在于，元胞自動機并行計算模塊包括控制模塊、數據地址產生模塊、流水線處理模塊、并行計算模塊和數據存儲模塊，控制模塊又包括狀態控制器和計算控制器。

4.根據權利要求3所述的并行元胞自動機處理系統，其特征在于，狀態控制器包括狀態機，狀態機的輸出信號控制數據存儲模塊和計算控制器的工作。

5.根據權利要求4所述的并行元胞自動機處理系統，其特征在于，數據存儲模塊包括4個雙口RAM存儲器。