[實用新型]共用FLASH存儲的統一自適應并行配置多個FPGA的電路有效
| 申請號： | 201220227850.1 | 申請日： | 2012-05-18 |
| 公開（公告）號： | CN202649764U | 公開（公告）日： | 2013-01-02 |
| 發明（設計）人： | 王秋石;李毅 | 申請（專利權）人： | 杭州唐芯微電子技術有限公司 |
| 主分類號： | G05B19/05 | 分類號： | G05B19/05 |
| 代理公司： | 杭州宇信知識產權代理事務所(普通合伙) 33231 | 代理人： | 張宇娟 |
| 地址： | 310012 浙江省杭州市西*** | 國省代碼： | 浙江;33 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 共用 flash 存儲 統一 自適應 并行 配置 fpga 電路 | ||
1.一種共用FLASH存儲的統一自適應并行配置多個FPGA的電路，包括存儲器和FPGA芯片，其特征在于：所述存儲器為具有BPI并行總線的存儲器，所述存儲器數量為一片，連接多片FPGA芯片并對其進行配置控制和數據交換。?
2.根據權利要求1所述的共用FLASH存儲的統一自適應并行配置多個FPGA的電路，其特征在于：所述存儲器數量為一片，連接兩片FPGA芯片并對其進行配置控制和數據交換。?
3.根據權利要求2所述的共用FLASH存儲的統一自適應并行配置多個FPGA的電路，其特征在于：所述存儲器為具有BPI并行總線的非易失閃速存儲器，即FLASH芯片。?
4.根據權利要求3所述的共用FLASH存儲的統一自適應并行配置多個FPGA的電路，其特征在于所述FLASH芯片和FPGA芯片的連接關系為：FLASH芯片的控制命令線／WE、/OE、/CE分別連接FPGA芯片的FWE_B、FOE_B、FCS_B管腳；FLASH芯片的數據線DQ[15:0]和地址線A[n:0]分別連接FPGA芯片的D[15:0]和A[25:0]輸出端口。?
5.根據權利要求4所述的共用FLASH存儲的統一自適應并行配置多個FPGA的電路，其特征在于：所述FPGA芯片為具有BPI-UP和BPI-DOWN兩種配置模式的FPGA芯片，其中所述BPI-UP是指FPGA芯片的M[2:0]=010時，FPGA的配置工作模式；所述BPI-DOWN是指FPGA芯片的M[2:0]=011時，FPGA的配置工作模式，其中0代表低電平信號，1代表高電平信號。?
6.根據權利要求1所述的共用FLASH存儲的統一自適應并行配置多個FPGA的電路，其特征在于：所述FPGA芯片還連接編程信號插座。?
7.根據權利要求6所述的共用FLASH存儲的統一自適應并行配置多個FPGA的電路，其特征在于：所述編程信號插座為JTAG。?
8.根據權利要求1所述的共用FLASH存儲的統一自適應并行配置多個FPGA的電路，其特征在于：還包括電阻，所述電阻為上拉電阻，接存儲器和FPGA芯片于VCCO_0端口。?
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于杭州唐芯微電子技術有限公司，未經杭州唐芯微電子技術有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201220227850.1/1.html，轉載請聲明來源鉆瓜專利網。
