[發明專利]集成電路封裝以及用于制造集成電路封裝的方法

有效

• 申請號: 201210599207.6
• 申請日: 2012-12-15
• 公開（公告）號: CN103219317A
• 公開（公告）日: 2013-07-24
• 發明（設計）人: F·德赫;G·邁耶-貝格
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/60;H05K1/18
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 馬永利;李浩

對相關申請的交叉引用

本申請是2011年5月9日提交的順序號為13/103,124的美國申請的、2011年12月15日提交的順序號為13/326,527的部分繼續申請的部分繼續申請，這兩件申請現在都未決，所述申請的全部在此被結合以作參考。

技術領域

各種實施例總體上涉及集成電路封裝以及用于制造集成電路封裝的方法。

背景技術

集成電路(IC)芯片通常被結合到封裝中。這種封裝例如提供物理的和環境的保護以及熱消散。而且，封裝的芯片典型地提供電引線以允許與另外的部件相集成。

已經開發出幾種IC封裝技術。一種這樣的技術例如在2006年7月27日提交的并于2007年2月1日公布為US2007/0025092A1的、順序號為11/494,259的、Lee等人的美國專利申請“Embedded?Actives?and?Discrete?Passives?in?a?Cavity?Within?Build-up?Layers”中被描述，該申請的內容由此被全部結合以作參考。Lee等人尤其公開了所謂的芯片最后嵌入(chip-last)方法。

與芯片首先嵌入或芯片中間嵌入工藝形成對比，芯片最后嵌入方法是在完成所有建立層(build-up?layer)工藝之后嵌入給定的芯片。該方法的優點現在是眾所周知的，然而，芯片最后嵌入的封裝不被認為適合于所有芯片類型。例如，對于具有后側觸點(back-side?contact)的IC，以及對于其操作參數需要更高散熱量的那些芯片，例如功率芯片和高性能邏輯芯片。

發明內容

各種實施例提供一種集成電路封裝，所述集成電路封裝包括：封裝模塊，其包括形成在載體中的一個或多個電路互連，其中至少一個頂側封裝觸點被形成在所述封裝模塊的頂側上并且被電連接到所述一個或多個電路互連中的至少一個電路互連，以及其中腔被形成在封裝模塊的頂側處；布置在所述腔中的芯片，所述芯片包括至少一個芯片前側觸點和至少一個芯片后側觸點，其中所述至少一個芯片前側觸點被電連接到所述一個或多個電路互連中的至少一個另外的電路互連；導電結構，其將所述至少一個頂側封裝觸點連接到所述芯片后側觸點；以及金屬層，其被形成在所述導電結構和所述芯片后側觸點上。

附圖說明

為了進一步闡明本發明的上面的和其他的優點和特征，將參照在附圖中示出的其特定實施例來提供本發明的更詳細的描述。認識到的是，這些附圖僅僅描繪本發明的典型實施例，并且因此不應被認為是限制本發明的范圍。將通過使用附圖、利用附加的特殊性和細節來描述和解釋本發明，其中：

圖1-3從剖面圖示出用于制造示例性封裝模塊的示例性工藝流程；

圖4示出帶有具有后側觸點的芯片的示例性集成電路封裝的剖面圖；

圖5示出具有頂層的示例性集成電路封裝的剖面圖；

圖6示出具有熱沉和/或金屬箔層的示例性集成電路封裝的剖面圖；

圖7-9示出具有頂側封裝觸點的如圖4-6中的示例性集成電路封裝的剖面圖；

圖10-12示出具有頂側墊(pad)和/或隔離中間層的如圖4-6中的示例性集成電路封裝的剖面圖；

圖13示出具有多個芯片的示例性集成電路封裝的剖面圖；

圖14示出具有隔離的熱擴散層的示例性集成電路封裝的剖面圖；

圖15示出帶有具有直通硅通路(via)的芯片的示例性集成電路封裝的剖面圖；

圖16和17示出具有在電鍍的、濺射的、或結構化金屬上的納米金屬或焊料以及其上可選的隔離熱沉和/或金屬箔層的后側的示例性集成電路封裝的剖面圖；

圖18-21從剖面圖示出用于制造示例性封裝模塊的另一示例性工藝流程；

圖22示出處于反向安裝配置的示例性集成電路封裝的剖面圖；以及

圖23-26示出處于反向安裝配置的示例性集成電路封裝的剖面圖的各種另外的實施例。

圖27示出根據一個實施例的用于制造集成電路封裝的方法。

圖28示出根據一個實施例的集成電路封裝。

圖29-31示出根據一個實施例的用于制造集成電路封裝的方法。

圖32示出根據一個實施例的用于制造集成電路封裝的方法。

圖33-36示出根據一個實施例的用于制造集成電路封裝的方法。

圖36示出根據一個實施例的集成電路封裝。

具體實施方式